JPS6155311B2 - - Google Patents
Info
- Publication number
- JPS6155311B2 JPS6155311B2 JP5566780A JP5566780A JPS6155311B2 JP S6155311 B2 JPS6155311 B2 JP S6155311B2 JP 5566780 A JP5566780 A JP 5566780A JP 5566780 A JP5566780 A JP 5566780A JP S6155311 B2 JPS6155311 B2 JP S6155311B2
- Authority
- JP
- Japan
- Prior art keywords
- polarity
- synchronization signal
- transistor
- pulse signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 238000007599 discharging Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 description 7
- 238000007493 shaping process Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000002265 prevention Effects 0.000 description 4
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
Description
【発明の詳細な説明】
この発明はパルス変換回路に関し、特に、たと
えば同期信号の極性を反転するようなパルス変換
回路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a pulse conversion circuit, and more particularly to a pulse conversion circuit that inverts the polarity of a synchronizing signal, for example.
たとえば放送電波を受信するテレビジヨン受像
機においては、受信信号から同期信号を取出し
て、その同期信号を用いて種々の映像処理を行な
つている。このような同期信号の極性は固定され
ていて任意性がなかつた。しかしながら、最近の
テレビゲームやデイスプレイモニタなどにおいて
は、内部で独自の同期信号を作り出してその同期
信号を用いて種々の信号処理を行なつている。そ
して、このような同期信号の極性は確定されてい
なくて、それぞれの装置にあつた極性の同期信号
を発生させている。したがつて、このような極性
の確定されていない同期信号を他の装置に用いる
には、必要な極性となるように変換回路を設ける
必要がある。しかしながら、極性の確定されてい
ない同期信号を変換する変換回路をそれぞれの装
置に取付けると汎用性がなく、機種の数が増加し
コスト的にも高くなつてしまう。 For example, in a television receiver that receives broadcast radio waves, a synchronization signal is extracted from the received signal, and the synchronization signal is used to perform various video processing. The polarity of such a synchronization signal was fixed and not arbitrary. However, in recent television games, display monitors, and the like, unique synchronization signals are generated internally and the synchronization signals are used to perform various signal processing. The polarity of such a synchronization signal is not determined, and a synchronization signal of a polarity suitable for each device is generated. Therefore, in order to use such a synchronization signal whose polarity is not determined in other devices, it is necessary to provide a conversion circuit to obtain the required polarity. However, if a conversion circuit for converting a synchronization signal whose polarity is not determined is attached to each device, there will be no versatility, the number of models will increase, and the cost will also increase.
それゆえに、この発明の主たる目的は、入力さ
れるパルス信号の極性いかんにかかわらず同一極
性のパルス信号を導出しうるパルス変換回路を提
供することである。 Therefore, the main object of the present invention is to provide a pulse conversion circuit that can derive pulse signals of the same polarity regardless of the polarity of input pulse signals.
この発明を要約すれば、パルス信号を電圧発生
手段に与えて充放電回路を充電し、そのパルス信
号が第１の極性であれば比較的高い電圧を発生
し、第２の極性であれば比較的低い電圧を発生
し、電圧発生手段から比較的高い電圧が発生され
たとき第１の半導体スイツチング手段を導通させ
て極性反転手段の入力に与えられているパルス信
号を導出し、比較的低い電圧が与えられたとき、
第２の半導体スイツチング手段を導通させて、極
性反転されたパルス信号を導出するようにしたも
のである。 To summarize this invention, a pulse signal is applied to a voltage generating means to charge a charging/discharging circuit, and if the pulse signal has a first polarity, a relatively high voltage is generated, and if the pulse signal has a second polarity, a relatively high voltage is generated. When a relatively high voltage is generated from the voltage generating means, the first semiconductor switching means is made conductive to derive the pulse signal applied to the input of the polarity reversing means, and the relatively low voltage is When given,
The second semiconductor switching means is made conductive to derive a pulse signal whose polarity is inverted.
この発明の上述の目的およびその他の目的と特
徴は以下に図面を参照して行なう詳細な説明から
一層明らかとなろう。 The above objects and other objects and features of the present invention will become more apparent from the detailed description given below with reference to the drawings.
第１図はこの発明の一実施例の電気回路図であ
り、第２図は第１図の動作を説明するための波形
図である。 FIG. 1 is an electrical circuit diagram of an embodiment of the present invention, and FIG. 2 is a waveform diagram for explaining the operation of FIG. 1.
この第１図に示すパルス変換回路は、入力端１
ａに与えられた同期信号を波形整形する波形整形
回路１と、波形整形回路１で整形された同期信号
の極性を反転する極性反転回路２と、波形整形回
路１の出力の極性に応じた電圧を発生する電圧発
生回路３と、入力端１ａに与えられた同期信号の
極性いかんにかかわらず負極性の同期信号を導出
するパルス切換回路４とを含む。まず、正極性の
同期信号が入力端１ａに与えられると、抵抗１１
とコンデンサ１２とを介してトランジスタ１３の
ベースに与えられる。トランジスタ１３のベース
には抵抗１４と１５とによつて電源電圧＋Vccが
分圧されてバイアス電圧が与えられている。トラ
ンジスタ１３は、正極性の同期信号が与えられた
ことによつて、負極性に反転された同期信号を、
そのコレクタに接続されている抵抗１６の両端に
発生させる。この負極性に反転された同期信号
は、極性反転回路２に与えられ、抵抗２１とコン
デンサ２２とを介してトランジスタ２３のベース
に与えられる。したがつて、トランジスタ２３の
コレクタには元の正極性に反転された同期信号が
導出される。この正極性の同期信号はパルス切換
回路４に含まれるトランジスタ４４のベースに与
えられる。 The pulse conversion circuit shown in FIG.
A waveform shaping circuit 1 that shapes the waveform of the synchronization signal given to a, a polarity inversion circuit 2 that inverts the polarity of the synchronization signal shaped by the waveform shaping circuit 1, and a voltage according to the polarity of the output of the waveform shaping circuit 1. and a pulse switching circuit 4 that derives a negative polarity synchronization signal regardless of the polarity of the synchronization signal applied to the input terminal 1a. First, when a positive synchronization signal is applied to the input terminal 1a, the resistor 11
and a capacitor 12 to the base of a transistor 13. A bias voltage is applied to the base of the transistor 13 by dividing the power supply voltage +Vcc by resistors 14 and 15. The transistor 13 receives the synchronization signal of positive polarity and inverts the synchronization signal to negative polarity.
It is generated across a resistor 16 connected to its collector. This synchronization signal inverted to negative polarity is applied to the polarity inverting circuit 2, and is applied to the base of the transistor 23 via the resistor 21 and the capacitor 22. Therefore, a synchronizing signal inverted to the original positive polarity is derived to the collector of the transistor 23. This positive synchronization signal is applied to the base of a transistor 44 included in the pulse switching circuit 4.
一方、波形整形回路１で波形整形されかつ極性
を反転された負極性同期信号は電圧発生回路３に
与えられる。そして、この負極性の同期信号は抵
抗３１を介してコンデンサ３２を充電する。この
負極性の同期信号は第２図ａに示すように、ハイ
レベルの期間が長いためコンデンサ３２の両端に
生じる電圧はハイレベルの電圧ＶPになる。この
電圧ＶPはパルス切換回路４に含まれる抵抗４１
と逆流防止用ダイオード４２を介してトランジス
タ４３のベースに与えられるとともに、抵抗５１
と逆流防止用ダイオード５２とを介してトランジ
スタ５３のベースに与えられる。したがつて、ト
ランジスタ４３および５３は導通し、それぞれの
コレクタがローレベルになる。トランジスタ４３
のコレクタはトランジスタ４４のベースに接続さ
れているため、このトランジスタ４４は非導通に
なる。一方、トランジスタ５３のコレクタはロー
レベルになり、このローレベル信号はトランジス
タ５５のベースに与えられるため、トランジスタ
５５は導通せず、そのコレクタはハイレベルにな
る。このトランジスタ５５のコレクタはトランジ
スタ５６のベースに接続されている。また、トラ
ンジスタ５６のベースには波形整形回路１から負
極性の同期信号が抵抗５９を介して与えられてい
る。したがつて、トランジスタ５６が導通し、そ
のエミツタには、負極性の同期信号が導出され、
この負極性の同期信号は逆流防止用ダイオード５
７を介して出力端１ｂから導出される。このよう
に、入力端１ａに正極性の同期信号が与えられる
と、その出力端１ｂから負極性の同期信号が得ら
れる。 On the other hand, the negative polarity synchronizing signal whose waveform has been shaped and whose polarity has been inverted by the waveform shaping circuit 1 is given to the voltage generation circuit 3. This negative synchronization signal charges the capacitor 32 via the resistor 31. As shown in FIG. 2a, this negative polarity synchronization signal has a long high level period, so the voltage generated across the capacitor 32 becomes a high level voltage V P . This voltage V P is a resistor 41 included in the pulse switching circuit 4.
is applied to the base of the transistor 43 via the backflow prevention diode 42, and the resistor 51
and a backflow prevention diode 52 to the base of a transistor 53. Therefore, transistors 43 and 53 are rendered conductive, and their respective collectors are at a low level. transistor 43
Since the collector of is connected to the base of transistor 44, this transistor 44 becomes non-conductive. On the other hand, the collector of transistor 53 becomes low level, and this low level signal is applied to the base of transistor 55, so transistor 55 is not conductive and its collector becomes high level. The collector of this transistor 55 is connected to the base of a transistor 56. Further, a negative polarity synchronization signal is applied to the base of the transistor 56 from the waveform shaping circuit 1 via a resistor 59. Therefore, the transistor 56 becomes conductive, and a synchronization signal of negative polarity is derived from its emitter.
This negative polarity synchronization signal is connected to the backflow prevention diode 5.
7 from the output end 1b. In this way, when a positive polarity synchronization signal is applied to the input terminal 1a, a negative polarity synchronization signal is obtained from the output terminal 1b.
次に、入力端１ａに負極性の同期信号が与えら
れると、波形整形回路１は正極性の同期信号を導
出する。この正極性の同期信号は極性反転回路２
で負極性の同期信号に反転されるとともに、電圧
発生回路３のコンデンサ３２を充電する。このと
き、正極性の同期信号は第２図ｂに示すようにロ
ーレベルの期間が長いため、コンデンサ３２の端
子電圧はローレベルの電圧ＶNになる。コンデン
サ３２の端子電圧がローレベルであるため、トラ
ンジスタ４３，５３は導通しない。トランジスタ
５３が導通しないため、トランジスタ５５はその
ベースに抵抗５４を介して与えられるハイレベル
信号によつて導通する。トランジスタ５５が導通
したことによつて、そのコレクタがローレベルに
なり、トランジスタ５６が非導通になる。 Next, when a negative polarity synchronization signal is applied to the input terminal 1a, the waveform shaping circuit 1 derives a positive polarity synchronization signal. This positive polarity synchronization signal is transmitted to the polarity inversion circuit 2.
It is inverted to a negative polarity synchronizing signal and charges the capacitor 32 of the voltage generating circuit 3. At this time, since the positive polarity synchronization signal has a long low level period as shown in FIG. 2b, the terminal voltage of the capacitor 32 becomes the low level voltage VN . Since the terminal voltage of capacitor 32 is at a low level, transistors 43 and 53 are not conductive. Since transistor 53 is not conductive, transistor 55 is rendered conductive by a high level signal applied to its base via resistor 54. As transistor 55 becomes conductive, its collector becomes low level and transistor 56 becomes non-conductive.
一方、トランジスタ４３が非導通になつたこと
によつて、そのコレクタはハイレベルになり、ト
ランジスタ４４が導通する。したがつて、トラン
ジスタ４４は極性反転回路２で極性反転された負
極性の同期信号をエミツタから逆流防止用ダイオ
ード４５を介して出力端１ｂに導出する。このよ
うに、入力端１ａに負極性の同期信号が与えられ
てもその出力端１ｂから同じ負極性の同期信号が
得られる。したがつて、入力端１ａに入力される
同期信号が正極性および負極性であるにもかかわ
らず、その出力端１ｂには必ず負極性の同期信号
を得ることができる。 On the other hand, as transistor 43 becomes non-conductive, its collector becomes high level, and transistor 44 becomes conductive. Therefore, the transistor 44 outputs the negative polarity synchronizing signal whose polarity has been inverted by the polarity inverting circuit 2 from the emitter via the backflow prevention diode 45 to the output terminal 1b. In this way, even if a negative polarity synchronization signal is applied to the input terminal 1a, the same negative polarity synchronization signal can be obtained from the output terminal 1b. Therefore, even though the synchronization signal input to the input terminal 1a is of positive polarity and negative polarity, a negative polarity synchronization signal can always be obtained at the output terminal 1b.
なお、上述の第１図に示す実施例では、正極性
または負極性の同期信号に基づいて負極性の同期
信号を導出するようにしたが、逆に正極性の同期
信号を発生するように構成してもよい。 Note that in the embodiment shown in FIG. 1 described above, a synchronization signal of negative polarity is derived based on a synchronization signal of positive polarity or negative polarity, but it is configured to generate a synchronization signal of positive polarity conversely. You may.
以上のように、この発明によれば、入力された
同期信号の極性を判別し、必要とする極性の同期
信号であればそのまま導出し、極性が逆の同期信
号であれば極性反転回路で反転された同期信号を
導出するようにしているため、入力された同期信
号の極性にかかわらず極性の同じ同期信号を得る
ことができる。 As described above, according to the present invention, the polarity of the input synchronization signal is determined, and if the synchronization signal has the required polarity, it is derived as is, and if the synchronization signal has the opposite polarity, it is inverted by the polarity inversion circuit. Since the input synchronization signal is derived, a synchronization signal having the same polarity can be obtained regardless of the polarity of the input synchronization signal.
第１図はこの発明の一実施例の具体的な電気回
路図である。第２図は第１図の動作を説明するた
めの波形図である。
図において、１は波形整形回路、２は極性反転
回路、３は電圧発生回路、４はパルス切換回路、
４３，４４は第１のスイツチング手段を構成する
トランジスタ、５３，５５，５６は第２のスイツ
チング手段を構成するトランジスタを示す。
FIG. 1 is a specific electrical circuit diagram of one embodiment of the present invention. FIG. 2 is a waveform diagram for explaining the operation of FIG. 1. In the figure, 1 is a waveform shaping circuit, 2 is a polarity inversion circuit, 3 is a voltage generation circuit, 4 is a pulse switching circuit,
Reference numerals 43 and 44 indicate transistors constituting the first switching means, and reference numerals 53, 55, and 56 indicate transistors constituting the second switching means.
Claims (1)
同一極性のパルス信号として導出するパルス変換
回路であつて、 前記パルス信号の極性を反転する極性反転手
段、 充放電回路を含み、前記第１の極性のパルス信
号が与えられたことに応じて、前記充放電回路を
充電して比較的高い電圧を発生し、前記第２の極
性のパルス信号が与えられたことに応じて、前記
充放電回路を充電して比較的低い電圧を発生する
電圧発生手段、 前記電圧発生手段から前記第１の極性に応じた
比較的高い電圧が与えられたことに応じて導通
し、前記極性反転手段の入力に与えられているパ
ルス信号を導出する第１の半導体スイツチング手
段、および 前記電圧発生手段から前記第２の極性に応じた
比較的低い電圧が与えられたことに応じて導通
し、前記極性反転手段出力の極性反転されたパル
ス信号を導出する第２の半導体スイツチング手段
を備えた、パルス変換回路。[Scope of Claims] 1. A pulse conversion circuit that derives a pulse signal having a first or second polarity as a pulse signal of the same polarity, comprising: a polarity inverting means for inverting the polarity of the pulse signal; and a charging/discharging circuit. charging the charging/discharging circuit to generate a relatively high voltage in response to the application of the pulse signal of the first polarity; and in response to the application of the pulse signal of the second polarity; voltage generating means for charging the charging/discharging circuit to generate a relatively low voltage; a first semiconductor switching means for deriving a pulse signal applied to an input of the polarity reversing means; and conduction in response to a relatively low voltage applied from the voltage generating means corresponding to the second polarity. , a pulse conversion circuit comprising second semiconductor switching means for deriving a pulse signal whose polarity has been inverted from the output of the polarity inverting means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5566780A JPS56149868A (en) | 1980-04-23 | 1980-04-23 | Pulse conversion circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5566780A JPS56149868A (en) | 1980-04-23 | 1980-04-23 | Pulse conversion circuit |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23390185A Division JPS6192028A (en) | 1985-10-18 | 1985-10-18 | Pulse converting circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56149868A JPS56149868A (en) | 1981-11-19 |
| JPS6155311B2 true JPS6155311B2 (en) | 1986-11-27 |
Family
ID=13005202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5566780A Granted JPS56149868A (en) | 1980-04-23 | 1980-04-23 | Pulse conversion circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56149868A (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS593665U (en) * | 1982-06-30 | 1984-01-11 | 日本電気ホームエレクトロニクス株式会社 | Synchronous signal polarity identification switching circuit |
| GB2137460A (en) * | 1983-03-18 | 1984-10-03 | Philips Electronic Associated | Polarity reversing circuit for tv sync signals |
| US4807975A (en) * | 1985-04-17 | 1989-02-28 | Masataka Negishi | Image forming system having uniform illumination flux for liquid crystal image means |
| DE3680176D1 (en) * | 1985-04-26 | 1991-08-14 | Fanuc Ltd | CIRCUIT FOR DETECTING THE INPUT STATE. |
-
1980
- 1980-04-23 JP JP5566780A patent/JPS56149868A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56149868A (en) | 1981-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US2871378A (en) | Stepwave generator | |
| GB879651A (en) | Improvements in or relating to transistor circuits | |
| US4783604A (en) | Buffer circuit for outputting signals of different polarities | |
| JPS5746573A (en) | Picture signal processing device | |
| JPS6155311B2 (en) | ||
| US3816658A (en) | Apparatus for providing sync pulses on a single conductor to a plurality of television cameras | |
| JPH0250651B2 (en) | ||
| US5045943A (en) | Synchronous signal separation circuit | |
| US3678295A (en) | Transistion sensing circuit | |
| US3395363A (en) | Multi-function generator | |
| GB1152035A (en) | Improvements in or relating to D.C. Restoring Circuits | |
| US3486044A (en) | Percentage on-off timing circuit | |
| US4042834A (en) | Frequency doubler circuit | |
| US2892102A (en) | Frequency halver | |
| JPS6322509B2 (en) | ||
| US3947777A (en) | Circuit arrangement for the demodulation of a phase-modulated signal | |
| US3117240A (en) | Transistor inverter amplifier employing capacitor diode combination to provide synchronous output from synchronoulsy applied input | |
| US3609396A (en) | Pulse-selecting circuit | |
| US3614473A (en) | Improved circuit for providing two monostable multivibrators | |
| US3956642A (en) | Voltage-controlled sweep multivibrator | |
| JP2699610B2 (en) | Synchronous signal separation circuit | |
| US3249845A (en) | 60 to 400 cycle error signal converter | |
| US3543166A (en) | Duty cycle module | |
| SU721797A1 (en) | Comparator | |
| SU888145A1 (en) | Device for raising to the power |