SU884080A1 - Регулируема лини задержки - Google Patents

Description

(54) РЕГУЛИРУЕМАЯ ЛИНИЯ ЗАДЕРЖКИ

I

Изобретение относитс  к электротехнике , конкретно к лини м задержки с непрерывным регулированием времени задержки, и может быть использовано в устройствах автоматики, вычислительной техники, преимущественно в тех случа х, когда предъ вл ютс  высокие требовани  по точности измерени  времени задержки импульсного сигнала.

Известны линии задержки, вьшолненные на катушках индуктивности и содержащие цепь управлени , п которых плавна  регулировка времени задержки осуществл етс  измене шем индуктивности или емкостилинии с помощью управ- л ющего напр жени  1.

Недостатком таких устройств  вл етс  зависимость параметров линии задержки от процесса регулировани .

Известно устройство, содержащее линию с посто нным временем з ,держки, например, выполненную на посто нных . катзшках индуктивности и конденсаторах , и цепь управлени , выполненную

В виде усилител  с регулируемым коэффициентом усилени , соединенного параллельно с линией с посто нным временем задержки 2.

Недостатком известного устройства  вл етс  зависимость параметров линии задержки от процесса регулировани , что снижает точность измерени  и измен ет частотную характеристику линии задержки.

to

Цель изобретени  - првьшение точности и расширение функциональных возможностей .

Claims (2)

1. Дл  достижени  указанной цели в регулируемой линии задержки, содержащей ли15 нию с посто нным временем задержки и цепь упрйблени , лини  задержки выполнена в виде набора п-числа последовательно соединенных секций, а цепь управлени  состоит из временного дискрими20 натора, преобразовател  напр жениечастота , реверсивного счетчика, преобразовател  код - временной интервал и селектора-мультиплексора, при этом входы селектора-ьгультиплексора соединены с выходами разр дов реверсивного счетчика и соответствующими выходами линии задержки, а выход подключен к одному из входов временного дискриминатора , второй вход которого подклю4eiivK источнику импульсов, дл  измере ни  времени задержки, причем выход временного, дискриминатора через преобразователь напр жение - частота соединен с входом реверсивного счетчика , выходы разр дов которого соединены дополнительно с входами преобразовател  код-временной интервал, управл ющие входы которого подключены к источнику опорной частоты и источнику импульсов синхронизации, а выход преобразовател  код - временной интер вал соединен с входом линии задерж1си. Предлагаемое техническое решение служит дл  измерени  текущего времени задержки импульсного сигнала с наперед заданной точностью. На фиг. 1 представлена функциональ на  схема устройства; на фиг. 2 - вре менные диаграммы, по сн ющие принцип его работьь Регулируема  лини  задержки содержит временной дискриминатор ), преобразователь 2 напр жение - частота, реверсивный счетчик 3, преобразователь 4 код - временной HHTepBajij, линию задержки 5 из п-числа секций, селектор-мультиплексор 6. Работа устройства происходит следующим образом. Импульс Ицам. задержку которого требуетс  измерить, поступает на вход временного дискриминатора 1, Туда же подаетс  стробирующий импульс Herpod. который формируетс  в устройстве и следит за Ииьм.. Во временном дискриминаторе вырабатываетс  напр жение сигнала ощибки, величина и пол рность которого определ ютс  величи ной и знаком временного рассогласовани  между положени ми центра И изм. и Истпроб, Далее это напр жение подаетс  на преобразователь 2 напр жение - частота , который вырабатывает последовательность импульсов с частотой, пропорциональной величине входного напр жени . Этот же преобразователь Фо мирует сигнал Реверс Реверсв зависимости от пол рности входного напр жени . Число импульсов, вьфабаты ваемое преобразователем напр жение частота , непрерывно подсчитываетс  8 04 реверсивным счетчиком 3, который работает на сложение или вычитание в зависимости от знака сигнала Реверс . Текущие состо ни  выходных разр дов реверсивного счетчика 3  вл ютс  управл ющими воздействи ми дл  преобразовател  4 код - временный интервал. Преобразователь код - временной интервал представл ет собой счетчик пр мого счета, имеющий параллельную запись кода и счетный вход. Количество разр дов этого преобразовател  выбираетс  таким, что бы врем  заполнеНИН счетчика равн лось бы максимальному значению величины задержки измер емого импульса. Дл  преобразова1ш  кода во временную задержку на него по сигналу синхронизации записываютс  текущие значени  выхддных разр дов реверсивного счетчика 3 в параллельном обратном коде и по этому же сигналу синхронизации на счетный вход пропускаютс  импульсы опорной частоты f, , которые от значени  записанного параллельного кода до единичного состо ни  всех разр дов . При достижении этого состо ни  на выходе старшего разр да по вл етс  импульс переноса, отстающий от импульса синхронизации на врем , равное разности максимальной задержки и числа импульсов (числа периодов) опорной частоты, дополн кицих счетчик преобразовател  4 код - временной интервал до единичного состо ни  всех разр дов, то есть преобразованного во временную задержку пр мого кода реверсивного счетчика. Если нулевой код реверсивного счетчика записать в обратном коде в преобразователь 4, то все его разр ды оказьшаютс  в единичном состо нии и первый же импульс опорной частоты по вл ютс  на выходе старшего разр да. Таким образом, при записи в преобразователь 4 нулевого кода получаем задержку, равную периоду опорной частоты; при увеличении же кода реверсивного счетчика, выработанна  в ПКВИ, задержка увеличиваетс , так как вычитаетс  уменьшающее (дл  обратного кода )- число. Полученный с преобразовател  4 импульс переполнени  поступает на вход первой секции линии задержки. Дешифрованные текущие состо ни  разр дов реверсивного счетчика 3 выбирают дополнительную задержку импуль5 са, сформированного в преобразовател 4, котора  может .измен тьс  в предел длительности периода опорной частоты ffl. Дополнительна  задержка вырабаты ваетс  с помощью линии задержки 5, состо щей из п-числа последовательно соединенных секций. Полное врем  задержки всей линии выбираетс  равным периоду опорной ча тоты fo . Выбранные посредством дешифрирова ни  значени  выходов линий задержек затем логически складываютс , и этот выбранньш сигнал поступает на один из входов временного дискримина тора 1, Указанна  функци  дешифрирова ш  состо ни  разр дов реверсивного счет чика и логического сложени  вьшолнена на устройстве, называемом селектор ом-муль типлек сер ом. Характеристика временного дискриминатора 1 близка в синусоиде ,с линейной частью ± 30° и крутизной сигнала на участке от 0° до максимума вдвое большей, чем на остальных участках . Это достигаетс  взаимным расп ложением импульсов Ииьм И строб, и Истроб.зддер- гдеистроб.5адер. представл ет собой импульс H(.jpo(j. задержанн на врем  его длительности, причем во временном дискриминаторе вырабатываю с  импульсы И, и И (фиг. 2 . Импульсы И,, H;i во временном дискриминаторе преобразуютс  в посто нные напр жени  того или другого знака , величины которых пропорциональны длительности выделенных импульсов. Результирующее этих напр же ний подаетс  на преобразователь напр жение-частота . При смещении импульса относительно центра измер емого импульса, на выходе временного дискриминатора по вл етс  такой сигнал ошибки, под де ствием которого И троб- перемещаетс  по оси времени до тех пор, пока цент измер емого, импульса И м. займет положени , симметричного относительн И строб, и Истроб.ъадер . , и при этом на выходах схем логического умножени  по вл ютс  импульсы И, и Hj равной дпительности, что сводит к нулю выхо ное напр жение временного дискриминатора . Полученна  таким обр том цифроаналогова  след ща  система в дальнейшем вырабатывает также возмущающие воздействи , которые свод т вы0 ходное напр жение временного дискриминатора до нул , производ  измерение текущего значени  задержки Ицзм, представленного кодом выходных раз- р дов реверсивного счетчика. В качестве базового образца использована лини  задержки, набранна  из последовательно соединенных секций , кажда  из которых имеет свой выход , подключаемый с помощью цепи управлени . Причем количество секций линии задержки базового образца пр мо пропорционально величине временной задерж - ки импульсного сигнала и заданной точности отсчета. В предлагаемом изобретении выбор величины временной задержки одной секции определ етс  заданной точностью измерени , аколичество секций - длительностью периода опорной частоты f,,, практически величина которой не превышает IMI.C 1° приводит к снижению габаритов и веса регулируемой лиНИИ задержки. Формула изобретени  Регулируема  лини  задержки, содержаща  линию с посто нным временем задержки и цепь управлени , о т л и- чающа с  тем, что, с целью повышени  точности и расширени  функциональных возможностей, лини  задержки выполнена в виде набора п-числа последовательно соединенных секций, а цепь управлени  вьшолнена в виде временного дискриминатора, преобразовател  напр жение-частота, реверсивного счетичика, преобразовател  код временной интервал и селектора-мультиплексора , при этом входы селекторамультиплексора соединены с выходами разр дов реверсивного счетчика и соответствуюшлми выходами линий задержки , а выход подключен к одному из входов временного дискриминатора, к второму входу которого подключен источник импульсов, дп  измерени  времени задержки, причем выход временного дискриминатора через преобразователь напр жение-частота соединен с входом реверсивного счетчика, выходы разр дов которого соединены дополнительно с входами преобразовател  код - временной интервал, управл ющие входы которого подключены к источнику опорной частоты и источнику импульсов синхронизации, а выход преобразовател  код - временной интервал соединен с входом линии задержки. Источники информации, - -. -..ч i., прин тые ВО внимание при экспертизе 84080 1.Патент США № 2,907.957, кл. 333-29, J958.
2. 2.Авторское свидетельство СССР № 604132, кл. Н 03 Н 7/36, 26.09.75 Р 504132, К / - 5 (прототип).

   Фиг.2