SU883902A1

SU883902A1 - Device for frequency pulse signal division

Info

Publication number: SU883902A1
Application number: SU802882504A
Authority: SU
Inventors: Виталий Владимирович Короник
Original assignee: Куйбышевский авиационный завод
Priority date: 1980-02-01
Filing date: 1980-02-01
Publication date: 1981-11-23

Description

1one

Изобретение относитс к автомати ке и вычислительной технике и может быть использовано в устройствах обработки информации автоматических систем контрол и управлени .The invention relates to automation and computing and can be used in information processing devices of automatic monitoring and control systems.

Известны устройства дл делени частотно-импульсных сигналов, использующие преобразовани одного из. сигНсшов в пропорциональный временной , интервал, либо в последовательность временных интервалов И.Devices are known for dividing pulse frequency signals using one of the transformations. sigNsshov in proportional time, interval, or in a sequence of time intervals I.

Недостатками таких устройств вл етс то, что при их реализации всегда приходитс избирать между скоростью и точностью выполнени операции при одновременном учете сложности требующегос оборудовани .The disadvantages of such devices is that in their implementation they always have to choose between the speed and accuracy of the operation, while taking into account the complexity of the equipment required.

Известно также устройство дл делени частотно-импульсных сигналов, содержащее два счетчика, узел перезаписи , генератор тактовой частоты и схекы автоматики, позвол ющее повысить быстродействие выполнени делени частотно-импульсных хзнгналов 2.It is also known a device for dividing pulse frequency signals, comprising two counters, a rewriting node, a clock frequency generator, and an automation circuit allowing to increase the speed of dividing pulse frequency oscillators 2.

Однако известное.устройство также не обеспечивает получени оптимапьных значений точности и быстродействи в широком диапазоне изменени значений входных частот. Кроме тогоHowever, the known device also does not provide for obtaining optimum values of accuracy and speed in a wide range of variation of input frequency values. Besides

практическа реализаци этого устройства затрудненаиз-за достаточно высокой аппаратурной сложности.the practical implementation of this device is difficult due to the relatively high hardware complexity.

Цель изобретени - расширение области применени устройства, за счет обеспечени при заданной точности вычислений получени оптимального быстродействи в широком диапазоне изменени частот входных сигналов.The purpose of the invention is to expand the field of application of the device, by ensuring, with a given accuracy of calculation, obtaining optimal performance in a wide range of frequencies of input signals.

1Q1Q

Поставленна цель достигаетс тем, что устройство дл делени частотноимпульсных сигналов, содержащее первый и второй счетчики, первый и вто15 рой ключи, вход первого ключа соединен со входом делимого устройства,, вход второго ключа соединен со: входом делител устройства, выходы первого и второго ключей соединены со The goal is achieved by the device for dividing frequency pulse signals containing the first and second counters, the first and second keys, the input of the first key is connected to the input of the divisible device, the input of the second key is connected to: the input of the device divider, the outputs of the first and second keys are connected with

20 входом соответственно первого и второго ключей соединены со входом соответственно первбго н второго счетчиков, содержит две группы триггеров , две группы элементов И 20 input, respectively, of the first and second keys are connected to the input, respectively, of the first counter of the second counter, contains two groups of flip-flops, two groups of elements And

25 и элемент ИЛИ, второй счетчик содержит (д + fi ) разр дов (где (( ha log Д; а - основание систекы счисл.ани , в которой работают счетчики; «Лс- Зсщанное значение относи30 тельной статистической погрешности25 and the OR element, the second counter contains (d + fi) bits (where ((ha log D; a is the base of the number system of the counters in which the counters are operating; “Ls — The relative value of the relative statistical error

вычислений; Д - динамический диапазон изменени частоты делител ; - максимальное значение частоты делител ;f д„ -минимсшьное значение частоты делител ), выходы переполнени разр дов второго счетчика с д .го по { g + h - 1) - и соединены с Нулевыми входами триггеров соответственно с первого по h - и первой группы, единичный в{Л}с6д каждого из которых подключен к первому входу соответствующего элемента И первой -i группы, выход которого соединен с единичным входом соответствующего триггера второй группы, единичный вы .ход которого соединен с первым выходом соответствующего элемента И второй группы, второй вход которого соединен с нулевым входом соответствующего Tpiarrepa первой группы, первые управл ющие входы первого и второго К1шчей, единичные ходы триггеров .первой группы и нулевые входы триггеров второй группы соединены со входом начала операции устройства, вторые входы элементов И первой группы соединены со входом конца образцового интервала времени устройства, выходы элементов И второй группы и выход переполнени (g + h)- го разр да второго счетчика, который вл етс выходом переполнени второго счетчика , соединены со входаки элемента Ш1И,выход которого подключен ко вторым управл ющих входам первого и второго ключей.calculations; D is the dynamic range of the frequency change of the divider; - the maximum value of the divider frequency; f d „is the minimum value of the divider frequency), the overflow outputs of the bits of the second counter from d to g (h + h - 1) - and are connected to the Zero inputs of the triggers from the first to h - and the first group respectively unit in {L} s6d each of which is connected to the first input of the corresponding element AND of the first -i group, the output of which is connected to the single input of the corresponding trigger of the second group, a single output of which is connected to the first output of the corresponding element of the second group, the second input to first connected to the zero input of the corresponding Tpiarrepa first group, the first control inputs of the first and second Q1 steps, single triggers of the first group triggers and zero inputs of the second group triggers are connected to the input of the device operation start, the second inputs of the And group elements of the first group are connected to the input of the end of the sample interval the time of the device, the outputs of the elements of the second group and the output of the overflow (g + h) of the second counter, which is the output of the overflow of the second counter, are connected to the input of the element S1I, the output of which is connected to the second control inputs of the first and second keys.

На чертеже изображена блок-схема устройства.The drawing shows a block diagram of the device.

Устройство, содержит ключи 1 и 2, вход.З начала операции, на который, подаётс сигнал в начале цикЛа вычислений , вход 4 конца образцового интервала времени, на который подаетс сигнал в конце образцового йн тервала времени tri , вход 5 делимого и вход 6 делител , счетчик 7, на котором формируетс результат вычислений, счетчик 8, триггеры 9, триггеры 10, элементы И 11, элементы И 12 и злемент ИЛИ 13. Импульсы делимого (числител ) подаютс на вход ключа 1, выход которого соединен с выходом счетчика 7, импульсы делител (знаменател ) подаютс на вход ключа 2, выход которого соединен со входом счетчика 8, содержащего (g 4-h ) разр дов,причем выходы разр (дов, начина с g - го соединены с нулевыми входами триггеров 9 и входами элементов И 12 соответственно . Единичныйвыход каждого триггера соединен со входом соответствующего элемента И 11,йторой вход которого подключен ко входу 4, выход каждого элемента ИИ соединен с единичным входом соответ ствующего триггера 10. Единичный выход каждого триггера 10 соединен с другим входом соответствующего элемента И 12. Выходы всех элементов И 12 и выход переполнени счетШка 8 соединены со входами элемента ИЛИ 13, выход которого подключен к управл ющим входам ключей 1 и 2. Другие управл ющие входы ключей 1 и 2, а Takже установочный вход каждого тригге- ,ра 9 и вход обнулени каждого тригге .ра 10 соединены со входом 3 устройст. ва.The device contains keys 1 and 2, input. From the beginning of the operation, to which, a signal is given at the beginning of the calculation cycle, input 4 ends of the model time interval, to which a signal is given at the end of the model time interval tri, input 5 of the dividend and input 6 divider , the counter 7, on which the result of the calculation is formed, the counter 8, the triggers 9, the triggers 10, the elements 11 and the elements 12 and the element OR 13. The pulses of the dividend (numerator) are fed to the input of the key 1, the output of which is connected to the output of the counter 7, the pulses of the divider (denominator) are fed to the input of the key 2, in The output of which is connected to the input of the counter 8, containing (g 4-h) bits, and the outputs of the discharge (dov, beginning with g - go are connected to zero inputs of the trigger 9 and the inputs of the elements 12, respectively. The single output of each trigger is connected to the input of the corresponding element And 11, the second input of which is connected to input 4, the output of each element of the AI is connected to a single input of the corresponding trigger 10. The unit output of each trigger 10 is connected to another input of the corresponding element AND 12. The outputs of all elements 12 and the overflow output 8 and 8 are connected to the inputs of the element OR 13, the output of which is connected to the control inputs of keys 1 and 2. Other control inputs of keys 1 and 2, and also the installation input of each trigger 9 and the zero input of each trigger. 10 are connected to input 3 devices va.

Устройство работает следующим образом . The device works as follows.

Сигнал начала операции, поданный по входу 3, открывает ключи 1 и 2, переводит в единичное состо ние триггеры 9 и осуществл ет сброс триггероьThe start of operation signal applied to input 3 opens the keys 1 and 2, switches the triggers 9 to one state and resets the trigger

10. йипульсы частоты делимого fi со входа 5 через ключ 1 начинают поступать на вход счетчика 7. а импульсы частоты делител f со входа fi через клоч 2 - на вход счетчика . Если производитс подсчет числа импульсов за врем , равное 10 периодов частоты f , (в предположении, что основание используемой систе «ы счислени а 10), то результат вычислений NX может.быть записан 10. The pulses of the frequency of the dividend fi from the input 5 through the key 1 begin to flow to the input of the counter 7. And the pulses of the frequency of the divider f from the input fi through the scrap 2 to the input of the counter. If one counts the number of pulses in a time equal to 10 periods of frequency f (assuming that the base of the numbering system used is 10), then the result of the calculations NX can be recorded

NX 10 NX 10

(1)(one)

Когда величины входных частот измен ютс в Ш1ФОКОМ диапазоне, при выборе полной емкости счетчика 8 (величины g + h ) приходитс сталкиватьс с противоречиилми. требовани ми дл нижней границы диапазона, из условий Обеспечени заданного i . быстродействи выполнени операции, полную емкость счетчика 8 следует делать небольшой, а дл верхней граHHiw диапазона, из услови обеспечени заданной точности вычислений, большой . Возникает необходимость применени адаптивной схемы счетчика 8,When the values of the input frequencies change in the диапазоне1FOCOM range, when choosing the total capacity of the counter 8 (g + h values), it is necessary to run into contradictions. requirements for the lower limit of the range, from the conditions for the Preset i. the speed of the operation, the total capacity of the counter 8 should be made small, and for the upper HHiw range, from the condition of ensuring a given accuracy of calculations, large. There is a need to apply the adaptive circuit of the counter 8,

0 мен к цего свсж) полную емкость в зависймости от величины частоты , .0 changes to the entire CVF) full capacity depending on the frequency value,.

Дл обеспечени заданного значени относительной статической погреииости вычислений сЛ. , число импульсовTo provide a given value of the relative static power of the SL calculations. the number of pulses

5 частоты , поступивших за врем операции , tp, на вход счетчика 7, удовлетвор ет следующему неравенству5, the frequencies received during the operation, tp, to the input of counter 7, satisfy the following inequality

еЛ& if/Кл(2)el & if / K (2)

Учитыва , что NX и реша Considering that NX and deciding

0 выражение (2) относительно tg;, , получаем0 expression (2) with respect to tg ;, we get

, ,j, j

(3)(3)

Из выражени (3) следует, что минимальное врем выполнени операщш 5 (tfl ) дл заданного значени d будет иметь место на нижнем краю диапазона входных частот f,From the expression (3) it follows that the minimum execution time of the operative 5 (tfl) for the given value of d will take place at the lower edge of the range of input frequencies f,

тдпtdp

(4)(four)

Полученное значение tд округл ют в большую сторону до значени ближайшего числа из р да 10 , где рлюбое целое действительное число.The resulting value td is rounded up to the nearest number from row 10, where is any integer.

Claims

In the adaptive mode providing the optimal performance for a given accuracy of the calculation, the time t after the start of operation from input 4 sends a signal to the inputs of the And 11 elements, and a pulse appears at the output of the And 1 element that goes to the installation input of the corresponding trigger 10. translates its iB unit state. Then the pulse of the re-transmission of any bit from g - th to (h - 1) - and provided that it forms 1 through time t7tn., Arriving at the input of the corresponding element And 12, forms a signal on its output, this signal passes through the element OR 13, the implementation is clogging the racks 1.2 and stopping the operation. If the overflow pulse from the bits, starting from the d-th to (hl) -and, the time tt is formed, then it clears the corresponding trigger 9, and then during the corresponding element AND 12 in this cycle of calculations the mlnc pulse of the operation cannot be set up. Pishuls of stopping the operation is fhdomoсa at the output of the element And 12, ,, i “. . .1Ч..о $, ",,.. 1бО ,,,, element I 12, with Yu f I imin At the maximum input frequency f" ax 10 -t wr, the operation is stopped by the overflow pulse of the last bit of counter 8. From . reduced inequality is expressed for the choice of h. ), (5) Ami4 where D is the dynamic range of variation of the input frequencies. The number of decades, g of counter 8, is determined from the condition that they are filled with pulses of the input frequency f at its minimum value of f, time tft IVYlifl, where C (and (4), floor (6) Solving together (7) Calculated from (5) and ( 7) the values of h g should be rounded up to the nearest integer.The expression for the selection of the total number of bits of the counter 8 is written in the following form (8) In this embodiment, the tgn changes from 10 tx at the lower boundary of each sub-band to the tA values of its upper boundary, i.e., thus, the application The proposed device, adiaptive to the input frequency, allows instead of monotonously increasing the execution time of the operation tg with decreasing frequency of the divider, obtaining a cyclical regularity of changing tg In the calculated range satisfying the requirements of the optimal speed while ensuring the specified accuracy of calculations, This expands the range of its application. Formula of the invention A device for dividing frequency pulse signals, comprising first and second counters, first and second Klkni, the input of the first key is connected to the input of the divisible device, the input of the second switch is connected to the input of the device divider, the output of the first and second keys are connected to the input of the first and second counters, respectively, because In order to expand the field of application of the device, the device contains two groups of trigger, two groups of AND elements and an OR element, the second counter contains (g + h) bits (where d h log D; a is the base of the number system in which the operation of the counter; nd is the specified value of the relative statistical error of the calculation; D is the dynamic iMinic range of frequency change of the dividers; f is the maximum value of the divider frequency; f tnifi is the maximum value of the divider frequency), the overflow outputs of the bits of the second counter from g to g to (g + h - 1) are connected to the zero inputs of the triggers, respectively, from the first to the h and the first group, the unit output of each of which is connected to the first input of the corresponding element AND of the first group, the output of which is connected to the single input of the corresponding trigger — the second group, the single output of which is connected to the nepffiJM input of the corresponding element AND of the second group, the second input of which is connected to the zero input corresponding its first trigger, the first control inputs of the first and second keys, and single inputs of the first group triggers and zero inputs of the second group triggers are connected to the input of the device operation start, the second inputs of the AND elements of the first group are connected to the input of the end of the sample time interval of the device, and the output of the AND elements the second group and the overflow output (g + h) of the second counter of the second counter, which is the second counter overflow output, are connected to the inputs of the IS element whose output is connected to the second control input Odam first and second keys.

Sources of information taken into account in the examination

1 Karpov R.G. Technique frequency | impulse) modeling, M., Mashinostroyiie 1969, p. 94-123.

2. Author's certificate of the USSR. 474005, cl. G About F 7/52, 1973 (prototype) ..