SU881753A1

SU881753A1 - Processor testing device

Info

Publication number: SU881753A1
Application number: SU792834576A
Authority: SU
Inventors: Вячеслав Викторович Караванов; Валерий Михайлович Фельдман; Борис Романович Ошеров
Original assignee: Всесоюзный Научно-Исследовательский Институт Электроэнергетики; Вычислительный Центр Главного Технического Управления По Эксплуатации Энергосистем
Priority date: 1979-09-17
Filing date: 1979-09-17
Publication date: 1981-11-15

Description

1one

Изобретение относитс к вычислительной технике.The invention relates to computing.

Известно устройство дл фиксации, анализа и исправлени сбоев, содержащее блок контрол , блок прерывани , блок переключени , блок индикации, г элементы И и элементы ИЛИ, триггеры, в котором после обнаружени сбо при выполнении программы происходит повторное выполнение участка программы от точки, начальный адрес которой хранитс в определенной области МОЗУ l .A device for fixing, analyzing and correcting faults is known, comprising a monitoring unit, an interrupt unit, a switching unit, an indicating unit, AND elements and OR elements, triggers, in which, after detecting a failure during program execution, the program section is repeated from the point, the starting address which is stored in a specific area of the MOZU l.

Недостатком этого устройства вл етс то, что оно не позвол ет ликвидировать последстви целого р да сбоев. Например, если команда испортилась при хранении в МОЗУ и при считывании ее перед выполнением произошел сбой по четности, тогда любое количество повторений выполнени Части программы, включающей данную команду, не приведет к нормальному продолжению вычислительного процесса без вмешательства оператора или сн ти данной программы контрольными программными средствами. Или, например , аналогична ситуаци возникает, когда адресована несуществующа чейка пам ти по вине программиста. В р де случаев сбой может привести к порче системных таблиц и данных или ошибочно установить уровень прерывани внешнего устройства. Тогда только с помощью человека-оператора, который произведет установку процессора в рабочее состо ние и восстановление операционной системы в МОЗУ, можно продолжить вычислительный процесс, The disadvantage of this device is that it does not allow to eliminate the consequences of a whole series of failures. For example, if a command deteriorated during storage in the MOH and when reading it before executing a parity failure, then any number of repetitions of the part of the program that includes this command will not lead to a normal continuation of the computational process without operator intervention or removal of this program by control software . Or, for example, a similar situation arises when a non-existent memory cell is addressed due to a programmer's fault. In a number of cases, a failure can lead to corruption of system tables and data, or mistakenly set the interrupt level of an external device. Then, only with the help of a human operator who will install the processor into a working state and restore the operating system to the MOH, can the computing process be continued,

10 что не приемлемо в оперативном режиме управлени .10 that is not acceptable online.

Наиболее близким к предложенному вл етс устройство дл контрол процессора , которое содержит пульт уп15 равлени , блок сопр жени с пультом, первый выход которого подключен к первому входу блока прерываний микропрограммы , выход блока прерываний микропрограммы подключен к входу па20 м ти микропрограмм, соединенной своим выходом с первым входом блока операций , второй вход которого подключен ко ко второму выходу блока сопр жени с пультом, третий выход которого со25 единен с первым входом блока прерываний программы, который имеет тридцать два входа (по числу прерываний), второй вход блока прерываний программы вл етс одним из свободных входов 30 незадействованного прерывани и предназначен дл подключени какого-либо внешнего элемента, первый выход блока прерываний программы соединен с третьим входом блока операций, первый выход которого подключен к п тому входу блока сопр жени с пультом , а второй выход - к входу формировател сигнала ошибки, выход которого соединен со вторым входом блока прерываний микропрограммы, третий вход которого подключен ко второму выходу блока прерываний программы 2 Однако дл восстановлени работоспособности процессора после сбо и дл обеспечени продолжени функционировани требуетс вмешательство человека-оператора, а это влечет за собой потери машинного времени, особенно недопустимые при управлении в режиме реального времени.The closest to the proposed is a processor monitoring device which contains a control panel, a interface unit with a console, the first output of which is connected to the first input of the microprogram interrupt block, the output of the microprogram interrupt block is connected to the input of a set of microprograms connected with its output the first input of the operation block, the second input of which is connected to the second output of the interface block with the console, the third output of which is co25 with the first input of the program interrupt block, which has thirty There are two inputs (according to the number of interrupts), the second input of the program interrupt block is one of the free inputs 30 of an unused interrupt and is intended for connecting any external element, the first output of the program interrupt block is connected to the third input of the operation block, the first output of which is connected to to the input of the interface unit with the console, and the second output to the input of the error signal generator, the output of which is connected to the second input of the microprogram interrupt unit, the third input of which is connected to the second output y program interrupt unit 2 However, for reducing processor performance after SBO and to provide continued operation requires the intervention of a human operator, and this entails a loss of computer time, particularly unacceptable when controlling in real time.

Цель изобретени - повышение быстродействи .The purpose of the invention is to increase speed.

Дл достижени поставленной цели в устройство дл контрол процессора , содержащее блок прерывани микропрограммы , формирователь, сигнала ошибки, операционный блок, блок пре рываний программы, пам ть микропрограмм , блок сопр жени с пультом и пульт управлени , при этом первый управл ющий выход блока сопр жени с пультом соединен с первым входом блока прерывани микропрограммы, выход которого подключен к пам ти микропрограмм, выход которой соединен с первым входом операционного блока, первый выход которого соединен с первым входом блока сопр жени с пультом, информационный выхбд которого соединен со вторым входом операционного блока, второй выход которого подключен ко входу формировател сигнала ошибки, выход которого соединен со вторым входом блока прерываний микропрограммы, третий вход которого соединен с первым выходом блока прерываний программы, второй выход которого соединен с третьим входом операционного блока, первый вход блока прерываний программы подключен к второму управл ющему выходу блока сопр жени с пультом , введены блок фиксации отказа, распределитель импульсов, элемент задержки и элементы ИЛИ, при этом выход формировател сигнала ошибки соединен со входом элемента задержки и входом блока фиксации отказа, вых4л которого вл етс выходом устройства , выход элемента задержки подключен ко входу распределител импульсов , первый выход которого подключен ко второму входу блока прерываний программы, группа выходов распределител импульсов подключена к первому входу соответствующего элемента ИЛИ, второй вход каждого элемента ИЛИ подключен к группе выходов пульта управлени , группа выходов элементов ИЛИ подключена к группе входов блока сопр жени с пультом.To achieve this goal, a processor monitoring device contains a firmware interrupt block, a driver, an error signal, an operating block, a program interrupt block, a microprogram memory, a interface block and a control panel, with the first control output of the gate block The remote control is connected to the first input of the interrupt unit of the microprogram, the output of which is connected to the memory of the microprogram, the output of which is connected to the first input of the operating unit, the first output of which is connected to the first input of the block An interface with a console whose information output is connected to the second input of the operation unit, the second output of which is connected to the input of the error signal generator, the output of which is connected to the second input of the microprogram interrupt unit, the third input of which is connected to the first output of the program interrupt block, the second output of which connected to the third input of the operation unit, the first input of the program interrupt unit is connected to the second control output of the interface block, a failure-fixing unit is inserted, pulse divider, delay element and OR elements, while the output of the error signal generator is connected to the input of the delay element and the input of the failure-fixing unit whose output is the device output, the output of the delay element is connected to the input of the pulse distributor, the first output of which is connected to the second input of the block interrupt program, the group of outputs of the pulse distributor is connected to the first input of the corresponding element OR, the second input of each element OR is connected to the group of outputs of the control panel, g Uppal OR element outputs connected to inputs of the group unit interfacing with remote control.

На фиг.1 представлена структурна схема предлагаемого устройства, на фиг.2 - структурна схема блока фиксации отказа.Figure 1 shows the structural diagram of the proposed device, figure 2 - structural diagram of the block fixing failure.

Устройство содержит пульт 1 управлени , блок 2 сопр жени с пультом , формирователь 3 сигнала ошибки, блок 4 прерываний микропрограммы, пам ть 5 микропрограмм, операционный блок 6, блок 7 прерываний программы, блок 8 фиксации отказа, имеющий один вход и один выход , элемент 9 задержки , имеющий один вход и один выход, распределитель 10 импульсов, имеющий один вход и п ть выходов, четыре логических элемента ИЛИ 11-14. Блок 8 фиксации отказа содержит одновибрато 15, двухразр дный счетчик 16, инвертор 17, элемент И 18.The device contains a control panel 1, a block 2 interface with the console, an error signal generator 3, a microprogram interrupt block 4, a microprogram memory 5, an operation block 6, a program interrupt block 7, a failure lock block 8 having one input and one output, element 9 delays, having one input and one output, a distributor of 10 pulses, having one input and five outputs, four logical elements OR 11-14. The failure fixing unit 8 comprises a single-shot 15, a two-digit counter 16, an inverter 17, and an element 18.

Устройство работает следующим образом .The device works as follows.

. В случае аппаратного или программного сбо , который приводит к останову вычислительного процесса и зависанию системы, формирователь 3 сигнала ошибки вырабатывает сигнал аварийного микропрограммного прерывани , который поступает на второй вход блока 4 прерываний микропрограммы и запускает микропрограмму обработки аварийного микропрограммного прерывани , хран щуюс в пам ти 5 микропрограмм. Кроме того, сигнал с выхода формировател 3 сигнала ошибки поступает на вход элемента 9 задержки и на вход блока 8 фиксации отказа изапускает их. Элемент,9 задержки срабатывает, когда закончитс действие микропрограммы обработки АМП и выдает сигнал на вход распределител 10 импульсов, который вырабатывает серию из п ти последовательных сигналов. Четыре сигнала имитируют сигналы пульта: останов, сброс, инициаци , пуск. Эти сигналы через элементы 11-14 ИЛИ подаютс на входы блока 2 сопр жени с пультом. При этом процессор устанавливаетс в исходное состо ние и происходит перезагрузка операционной системы в оперативную пам ть из внешнего запоминающего устройства. Эти действи аналогичны действи м при манипул ции человека-оператора с пульта.. In the case of a hardware or software failure, which causes the computation process to stop and the system hangs, the error signal generator 3 generates an emergency microprogram interrupt signal that arrives at the second input of the microprogram interrupt block 4 and runs the emergency microprogram interrupt processing program stored in memory 5 firmware In addition, the signal from the output of the imaging unit 3 of the error signal is fed to the input of the delay element 9 and to the input of the failure fixing unit 8 and starts them. Element 9 of the delay is triggered when the action of the AMP microprogram has expired and outputs a signal to the input of the distributor 10 pulses, which produces a series of five consecutive signals. Four signals simulate the signals of the console: stop, reset, initiate, start. These signals through the elements 11-14 OR are fed to the inputs of the block 2 interface with the console. In this case, the processor is reset, and the operating system is reloaded into the RAM from an external storage device. These actions are similar to the actions of manipulating a human operator from the console.

Claims

A fifth signal from the distributor 10 pulses is output from the fifth output and is fed to the second input of the program interrupt block 7, causing an interrupt. This interrupt triggers a fault management program that ensures the continuation of the task. In case of an accidental failure, the proposed device automatically eliminates its consequences, and in the event of a processor failure, the device issues a signal from the output of the failure-fixing unit 8, indicating the need for intervention by the service personnel. In the case of the arrival of a repeated signal of an emergency microprogram pre-dash before the recovery is completed, the one-shot 15 does not have time to work, and the two-digit counter 16 is triggered, and the output of block 8 triggers a processor failure signal. This signal can be sent to the alarm system to alert the serving personnel, or to a backup computer, if one is available. . If the restoration is completed, and the AMP signal does not arrive, the one-shot 15 is triggered and resets the two-bit counter 16 to its original state. In this case, there is no failure and the signal at the output of the element And 18 is missing. A device for controlling a processor is designed to work together with a computer. Due to the automatic recovery of the processor's operability without the intervention of a human operator in the event of a shutdown due to hardware or software failure, this device reduces the time of a simple computer. This is especially important in the case of real-time computer control of objects, when a simple computer should be minimal. This device can be used in various operational control systems based on one or several computers, in particular for energy object control systems. The device can be implemented using standard elements (diodes, capacitors, resistors) and standard integrated circuits. The basis of the device blocks are D-type single vibrators and triggers. In particular, the distributor can be built on the basis of single vibrators, and the time the control signals follow from the distributor output is given by the capacitors. The device for controlling a processor, contains a microprogram interrupt block, an error signal conditioner, an operating block, a program interrupt block, a microprogram memory, a interface unit, and a control panel, the first control output of the interface unit being connected to the first one the input of the microprogram interrupt unit, the output of which is connected to the microprogram memory, the output of which is connected to the first input of the operation unit, the first output of which is connected to the first input of the interface unit remote control, information output of which is connected to the second input of the operation unit, the second output of which is connected to the input of the error signal generator, the output of which is connected to the second input of the microprogram interrupt unit, the third input of which is connected to the first output of the program interrupt block, the second output of which is connected to the third input the operation unit, the first input of the program interrupt unit is connected to the second control output of the interface box with the control panel, which is characterized by the fact that, in order to increase the speed and, a device for fixing the failure, a pulse distributor, a delay element, and OR elements are entered into the device, the output of the error signal generator is connected to the input of the delay element and the input block of the failure detection whose output is the device output, the output of the delay element is connected to the distributor input pulses, the first output of which is connected to the second input of the program interrupt block, a group of outputs of the pulse distributor, is connected to the first input of the corresponding OR element, the second input of each element This OR is connected to the output group of the control panel, the group of outputs of the elements OR is connected to the input group of the interface unit with the console. Sources of information taken into account in the examination 1.Putintsev ND Hardware control of control digital computers. M., Soviet Radio, 1966.

2.EC-1010, General Description. Budapest, Videoton, (270.100.206.2), 1973 (prototype).