SU875619A1 - Способ преобразовани напр жени в код - Google Patents
Способ преобразовани напр жени в код Download PDFInfo
- Publication number
- SU875619A1 SU875619A1 SU802878981A SU2878981A SU875619A1 SU 875619 A1 SU875619 A1 SU 875619A1 SU 802878981 A SU802878981 A SU 802878981A SU 2878981 A SU2878981 A SU 2878981A SU 875619 A1 SU875619 A1 SU 875619A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- voltage
- voltages
- reference voltages
- sum
- accuracy
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
(54) СПОСОБ ПРЕОБРАЗОВАНИЯ НАПРЯЖЕНИЯ 1,- Изобретение относитс к автоматике и вычиспитепъной технике и может быть использовано в информационно - иамё ритепъных системах. Известны способы преобразовани напр жени в код с промажуточнь1м преобразованием напр жени во временной интервал или частоту импульсов и последуюпшм кодированием последних J.. Недостатками этих способов вл ют с - мала точность из-за отличи -функции вспомагательного преобразовани от номинальной, сложность технической реализации . Наиболее близким к предлагаемому по технической сущноЬти и достигаемому эффекту вл етс способ преобразовани напр жени в код, заключающийс в формировании нескольких различных по значению эталонных напр жений и ура новешивании преобразуемого напр жени суммой указанных эталонных напр жений 2 .
В КОД Недостаток этого способа - мала точность, определ ема величиной наименьшего по значению формируемого эталонного напр жени . Уменьшение же последнего ограничиваетс конструктивными сложност ми реализации Цель изобретени - повышение точности преобразовани . Цель достигаетс тем, что согласно способу преобразовани .Напр жени в код, заключающемус в формировании различных по значению эталонных напр жений и уравновешивании преобразуемого напр жени суммой указанных эталонных напр жений, увеличивают преобразуемое напр жение и набранную сумму, эталонных напр жений в целое число раз, уравновешивают полученные aanpsnжени , суммиру с меньшим из них целое Vyi число наименьших по значению эталонных напр жений, и уменьшают полученное Уи число наименьших эталонных напр жений в И раз. Уравновешивание при этом производитс с более высокой точностью, котора может быть повышена в наихудшем случае во столько раз, во сколько раз увеличены преобразуемое напр жение и сумма эталонных напр жений и определ етс только точностью сравнени уравновешиваемых напр жений. Суммарное повьпиениё точности преобразовани при этом складьгааетс из повьпиени точноета , получаемого при более точном уравновешивании напр жений и повышени точности, получаемого благодар увеличению входного сигнала и находитс .в. квадратичной зависимости от увеличени входного сигнала. Так, например, дл повь1шени точности в . lOO раз,, необходимо в худшем случае увеличить Ьход ной сигналов 10 раз, На , 1 приведена диаграмма напр жений, иллюстрирующа способ; на фиг. структурна схема устройства, реализую го способ. Сущность способа состоит в следующем , Уравновешивание входной величины начинаетс со сформированного эталона максимальной величины, В случае, когда эталон болыие входной величины, то в старшем разр де выходного кода ставит с О и дальше производитс уравнове- .шивание входной величины следующим по значению эталоном. Если эталон равен или меньше входной величины, то в стар шем разр де выходного кода ставитс 1 и дальше производитс уравновешивание входной величины суммой первого и следующего по величине эталонов. Ана логичные операции производ тс дл все используемых эталонов, По окончании этих операций получают значени старших разр дов выходного кода. При этом сумма соответствующ эталонов равна --.А.-и .гн где А. - коэффициент, принимающий зна чени О или 1, в зависимости от результата сравнени данного эталона. Полученную сумму эталонных напр жений U и входное напр жениеЦ,увеличивают в одно и то же целое Ц число раз и уравновешивают полученные при этом напр жени , суммиру с меньшим вэ них целоеVM число наименьших по зн чению эталонных напр жений. Процесс равновешивани заканчиваетс , когда азность напр жений И Ц( иnU.JmU в слуае , когдаОр и Ц етанет меньше некотоого порогового напр жени Ui. При этом олучаем равенство HU ±U --viU 4V iU3T, где VI,- коэффициент увеличени входного напр жени и суммы эталонных напр жений; Ы - количество добавл емых при уравновешивании миним альных эталонных напр жений; пороговое напр жение, определ емое точность преобразовани . Тогда и UX-UHKH и 9Т.У1 Физически неизбежность такого приближени напр женийиУ и ,-f VVlUaTM объ сн етс следующим, При осуществлении основного цикла преобразовани возникает погрешность квантовани , т, е, в общем случае ,-vu В данном случае Up положительно, т, е, Uy7Up.,vf Однако, в принципе, возможно, что Up отрицательно, т, е, Ujc . В этом случае необходимо суммирование наименьших по значению эталонных напр жений Ugr.Vi производить с увеличенным напр жением (J. Тогда при уравновешивании напр жений получим hUj - v«UgT.y,±U,--HUnKHОднако это не мен ет сути, так как в любом случае .и. . Если Ux и UpKj увеличить в два раза, то разность между увеличенными напр Нйни ми тоже увеличитс в два раза, причем .K, . Отсюда, если имеютс напр жени , h и и - -I умножить на 2, то разность равна VH-UgT.,,,T.,, и путем добавлени к UQ напр жени Одти можно добитьс того, что Uc станет больше Jy; максимальное количество VI определ етс из услови УУ.О.)( где evitr- цела часть отношени Это вытекает из теории чисел. Оче видно также, что vn всегда меньше И. Устройство дл реализации предлагаемого способа содержит тактовый генерат 1, сдвигающий регистр 2, преобразовате код - напр жение (ПКН-) 3, триггеры 4, элементы И 5-7, элементы сравнени 8-1О напр жений, счетчики II и 12, ум ножйтели напр жений 13-15, сум1м1атор напр жений 16, щину запуска 17, входную щину 18, арифметическое устройст во 19.. Устройство работаетследующим образом .„ При поступлении импульса запуска на шину запуска 17, триггер 4 старшего разр да устанавливаетс в единичное состо ние , а все остальные триггеры - в ну левое состо ние. Одновременно импульс запуска поступает на сдвигающий регистр 2, записыва единицу в его старший разр д . В первом такте работы преобразовате элемент сравнени 8 напр жений сравнивает входное напр женно (J, поступающее на входную шину 18, с выходным напр ;жением ПКН Зид-|-,с6ответствующим ста |шему разр ду преобразовател . Еслиидт 7 Uj(. то элемент сравнени 8 вырабатьгаает импульс, который, пройд через элемент И 5 , открытый по второму входу потенциалом с регистра 2, возвращает триггер 4 в исхбдное (нулевое ) состо ние. При поступлении следующего тактового импульса происходит сдйи содержимого регистра 2 и установка в единичное состо ние триггера 4 следутощего разр да, в резлуьтате чего на элемент сравнени 8 напр жений поступает с ПКН 3 напр жение UgTu При UgrXUx триггер 4 не возвращаетс в исходное состо ние, и в следующем так те работы на элемент сравнени 8, посту- пает суммарное напр жение Ug-j- 4 Ug-j 2 Таким- образом, после сдвига регистро 2 записанной единицы в младший (нулевой ) разр д на выходе ПКН 3 вырабатываетс напр жение равно nKH-l/ Vi). где А, - коэффихшент, принимающий аав чени О или 1 {в зависимости от состо ни триггеров 4), При этом получают значени старигах разр дов выходного кода (состо ние триггеров 4 код напр жени у.) После этого элемент И 6 закрьшает с , а элемент И 7 открьшаетс . На 11 начинают поступать тактовые импульсы , Таким образом, после основного шасла работы начинаетс дополнительный. После поступлени на счетчик 11 первого тактового импульса на управл емые умножители напр жений 13 и 14 поступает код, соответствующий единице. В результате на выходе умножителей 13 и 14 по вл ютс напр жени Unj/jjH Uv. Напр жение сумматоре напр жений 16 суммируетс с выходным напр жением умножител напр жений 15. Последний управл етс i счетчиком 12, на выходе которого в исходном состо нии присутствует код, соответствующий единице. На вход умножител 15 поступает наименьшее по значению эталонное -напр жение Таким. образом, в первом такте дополнительного цикла на вход сумматора 16 поступают напр жени , и Ug. Выходные напр жени сумматора 16 . и умножител 14 поступают на элементы сравнени 9 и 10 напр жений. Элемент сравнени 9 вырабатъшает управл ющий сигнал только тогда, когда напр жение на выходе сумматора 16 меньше напр жени на выходе умножител напр жений 14. Элемент сравнени 1О вырабатьгоает управл ющий сигнал только в том случае, если разность выходных напр жений сумматора 16 )Q и умножител напр жений 14 Uyj не превьппает некоторого порогового напр жени Uv,. Очевидно, что в первом такте . Если элемент сравнени 10 не срабатьшает то в следующем такте измен етс оос- . то ние счетчика 11, что приводит к формированию на выходах умножителей напр жений 13 и 14 соответственно напр жений 2 УП и 2 Uy . В том случае, ког да UQ и , управл ющий сигнал с элемента сравнени 9 поступает на вход счетчика 12 J и на выходе умножител напр жений 15 формируетс напр жение 20д, поступающее на сумматор 16. Дальнейша работа протекает аналогично и прекращаетс после срабатъгоани элемента сравнени 10, запирющего элемент И 7. При этом ид±и„--ис ии,±и,-.,и где in. и т- соответственно состо ни счетчиков 11 и 12. Сйвдрватегало, пчИ v Jgr.M- Ti Вшод ой ход определ етс арифме4 чвск 1М устройством 19 по сосТо нга триггеров 4 («од напр жени Ц|) и счетчиков 11 и 12 (значени чисел Я несоответственно),. Форм у п а изобретени Способ преобразовани напр жени в itoA, эакЛючаклцийс в формировании ра тайных по значению этапонн(з1х напр же 19Q и уравновешивании преобразуемого напр жени суммой указанных эталонных напр жений , отличающийс тем, что, с целью повышени точности преобразовани , У9,еличивают преобразуемое напр жение и набранную сумму эталонных напр хданий в И целое число раз, уравновешивают полученные напр жени , суммиру с меньшим из них целое И1 число наименыийх по значению эталонных напр жений , и уменыпают полученное Уп число наименьших эталонных напр жений в h раз. Источники информации, прин тые во внимание при экспертизе 1,Цифровые электроизмерительные приборы. Под ред. Шл ндина В. М., 1972, с. 136-151. 2.ГИтис Э. И, Преобразователи информации дл ЭиВУ. 1975, с, 299-300 ( прототип).
пЧц
ll/f
,ап
:±:И
Оц
I :
тт т.тт
П 51
Claims (1)
- ФормулаизобретенияСпособ преобразования напряжения в Йод, заключающийся в формировании различных по значению эталонных напряжений875619 8 и уравновешивании преобразуемого напряжения суммой указанных эталонных напряжений, отличающийся тем, что, с целью повышения точности преобра· 5 зования, увеличивают преобразуемое напряжение и набранную сумму эталонных ' напряжений в И целое число раз, уравновешивают полученные напряжения, суммируя с меньшим из них целое И) число наиЮ меньших по значению эталонных напряжений, и уменьшают полученное Щ число наименьших эталонных напряжений в И раз.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802878981A SU875619A1 (ru) | 1980-02-11 | 1980-02-11 | Способ преобразовани напр жени в код |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802878981A SU875619A1 (ru) | 1980-02-11 | 1980-02-11 | Способ преобразовани напр жени в код |
Publications (1)
Publication Number | Publication Date |
---|---|
SU875619A1 true SU875619A1 (ru) | 1981-10-23 |
Family
ID=20876155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802878981A SU875619A1 (ru) | 1980-02-11 | 1980-02-11 | Способ преобразовани напр жени в код |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU875619A1 (ru) |
-
1980
- 1980-02-11 SU SU802878981A patent/SU875619A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4233591A (en) | Digital-to-analog converter of the pulse width modulation type | |
JPS62502911A (ja) | 矩形波パルスの平均回路 | |
CA1214279A (en) | Digital dpcm-coders of high processing speed | |
JPH0783267B2 (ja) | 2進信号をこれに比例する直流信号に変換する装置 | |
SU875619A1 (ru) | Способ преобразовани напр жени в код | |
US4503549A (en) | Interpolating function generator for transmitter square root extraction | |
EP0102169B1 (en) | Wave reading apparatus | |
US3573797A (en) | Rate augmented digital-to-analog converter | |
US4450532A (en) | Voltage to frequency converter | |
SU691862A1 (ru) | Устройство дл вычислени логарифмических функций | |
RU2052891C1 (ru) | Генератор пилообразного напряжения | |
JPS6156651B2 (ru) | ||
SU888111A1 (ru) | Синусно-косинусный функциональный преобразователь | |
SU1728857A2 (ru) | Многоканальное измерительное устройство | |
RU1791816C (ru) | Цифровой интегратор | |
SU834889A1 (ru) | Преобразователь "код-частота | |
SU1291976A1 (ru) | Функциональный генератор и функциональный генератор | |
CA1182566A (en) | Rate multiplier square root extractor with increased accuracy for transmitter applications | |
SU1124346A1 (ru) | Аналого-цифровое множительное устройство | |
SU1451722A1 (ru) | Коррелометр | |
SU838598A1 (ru) | Универсальный цифровой интегрирующийВОльТМЕТР | |
SU974381A1 (ru) | Аналого-цифровой функциональный преобразователь | |
SU842810A1 (ru) | Двоичный делитель частоты | |
SU1008749A1 (ru) | Вычислительное устройство | |
RU2023298C1 (ru) | Аппроксиматор монотонных функций |