SU871321A1 - Shaper of pulses by binary signal leading edges - Google Patents
Shaper of pulses by binary signal leading edges Download PDFInfo
- Publication number
- SU871321A1 SU871321A1 SU792733631A SU2733631A SU871321A1 SU 871321 A1 SU871321 A1 SU 871321A1 SU 792733631 A SU792733631 A SU 792733631A SU 2733631 A SU2733631 A SU 2733631A SU 871321 A1 SU871321 A1 SU 871321A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- trigger
- shaper
- output
- pulses
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
Изобретение относитс к импульсной технике и может быть использовано в различных област х дискретной техники , в частности, в технике передачи данных и телеграфии.The invention relates to a pulse technique and can be used in various fields of discrete technology, in particular, in data transmission and telegraphy techniques.
Известен формирователь импульсов по положительным и отрицательным фронтам двоичного сигнала, содержаний RC-цепь, элементы НЕ, И, ШШ-НЕПДНедостатком формировател вл етс мала крутизна фронтов сформированных им импульсов из-за относительно медленно протекающего процесса зар да-разр да конденсатора.A pulse shaper is known for the positive and negative edges of the binary signal, the contents of the RC circuit, the elements NOT, I, SHS-NEPD. The disadvantage of the former is a small steepness of the fronts of the pulses formed by it due to the relatively slow charge-discharge process of the capacitor.
Наиболее близок к предлагаемому формирователь импульсов- по фронтам двоичного сигнала, содержащий счетный триггер, выходы которого подключены к первым входам двух элементов И, входную шину подключенную ко второму входу первого элемента И непосредственно , а ко второму входу второго Элемента И - через инвертор, а также элемент задержки и элемент ШШ,Closest to the proposed pulse shaper is on the front of a binary signal, containing a counting trigger, the outputs of which are connected to the first inputs of two AND elements, the input bus connected to the second input of the first element AND directly, and to the second input of the second Element I - through an inverter, and delay element and SH
входы которого подключены к выходам первого и второго элементов И, а вы- ход через элемент задержки со счетным входом триггера 2.the inputs of which are connected to the outputs of the first and second elements I, and the output through the delay element with the counting input of the trigger 2.
К недостаткам данного формировател следует отнести недостаточно надежное формирование импульсов по каждому из фронтов входного сигнала. Это вызвано тем обсто тельством, что The disadvantages of this driver should be attributed not enough reliable pulse formation on each of the fronts of the input signal. This is due to the fact that
10 счетный вход триггера св зан с выходом элемента задержки. И, как известно , сигнал на выходе элемента задержки , как бы он ни был выполнен (на основе LC-элементов или RC-эле 5 ментов в сочетании с логическими схемами ) , не обладает высокой крутизной фронтов, что необходимо дл срабатывани , например, D-триггера, собранного по схеме со счетным входом. Этот The 10 counting trigger input is associated with the output of the delay element. And, as is well known, the signal at the output of the delay element, no matter how it is executed (based on LC elements or RC elements in combination with logic circuits), does not have a high steepness of the fronts, which is necessary for triggering, for example, D -trigger assembled according to the scheme with the counting input. This
30 эффект особенно про вл етс при работе устройства в услови х изменени окружающих факторов (температура и др.), что приводит к изменению формы сигнала после задержки, в том числе и в сторону ее ухудшени . Следовательно, известный формирователь недостаточно надежен в работе Целью изобретени вл етс повыше ние надежности устройства. Поставленна цель достигаетс тем что в формирователь импульсов по фронтам двоичного сигнала, содержащий счетный триггер, элемент ИЛИ, вы ход которого соединен со входом элемента задержки, и инвертор, вход которого подключен ко входной шине, введен второй счетный триггер, установочньй вход которого соединен с вы ходом элемента задержки, и с установочным входом первого триггера, счетный вход которого подключен и вы ходу инвертора, вход которого соединен со счетным входом второго тригге ра j при этом выходы триггеров соединены со входами элемента ИЛИ. Эффект, состо щий в повышении надежности работы формировател , достигнут благодар введению в схему второго счетного триггера, позвол ющего изменить структуру схемы. Это изменение дает возможность исключить св зь элемента задержки со счетным входом триггера. При этом установлен нова св зь элемента задержки & уста новочными входами триггера, не предъ вл ющими особых требований к крутизне фронта входного сигнала. Следовательно, данное обсто тельство и обусловливает повьшгение надежности . Кроме того, использование именно триггеров как двухпозиционных элементов в качестве выходных каскадов дает возможность увеличить количество выходов формировател . При этом н дополнительных выходах вырабатываютс импульсы с пол рностью, противополож ной пол рности основных импульсов. На фиг. 1 представлена функционал на схема формировател импульсов по фронтам двоичного сигнала на фиг.2 диаграмма, по сн юща принцип его работы. Формирователь содержит счетный триггер 1, элемент 2 ИЛИ, выход которого соединен со входом элемента 3 задержки, и инвертор 4, подключенный по входу ко входной щине 5. В формирователь введен второй счетный триггер 6, установочный вход которог соединен с установочным входом триггера 1 и с выходом элемента 3 задерж 14 ки. Счетные вхоДы триггеров 1 и 6 подключены: один - ко входу, а другой к выходу инвертора 4. Выход 7 триггера 1 и выход 8 триггера 6 вл ютс выходами формировател и соединены со входами элемента 2 ИЛИ. Формирователь работает следующим образом. В исходном состо нии триггеры 1 и 6 наход тс в нулевом положении, и на входах элемента 2 ИЛИ рабочий сигнал (условно положительный) отсутствует . При по влении на входе 5 положительного фронта входного сигнала , а на выходе инвертора 4 - отрицательного (фиг. 2 а,б), воздействующего как рабочий сигнал только на счетный вход триггера 6, последний переворачиваетс из нулевого состо ни в единичное. В этом состо нии он находитс (фиг. 2в) до прохождени единичного потенциала с его выхода через элемент 2 ИЛИ и элемент 3 задержки на его установочный вход, по которому измен етс состо ние триггера 6 и подтверждаетс нулевое состо ние триггера 1. Следовательно, на выходе 8 триггера 6 формируетс короткий (в зависимости от величины задержки элемента З) положительный импульс по положительному фронту входного сигнала . На инверсном выходе триггера 6 при этом оказываетс отрицательный импульс. При поступлении по входу 5 отрицательного фронта через инвертор 4 срабатьшает по счетному входу триггера 1, на пр мом выходе 7 и инверсном выходе которого, аналоги но первому случаю, формируютс импульсы соответствующей пол рности, а триггер 6 при этом свое нулевое состо ние не измен ет. При необходимости с выхода элемента 2 ШШ снимаютс объединенные импульсы, вьщеленные как по положительным, так и по oTi tцательным фронтам входного двоичного сигнала, т.е. снимаетс сигнал удвоенной частоты. Технико-экономический эффект от использовани изобретени заключаетс в следующем. Формирователь импульсов отличаетс пов(ш1енйой надежностью работы. Эффект достигнут благодар введению второго счетного триггера. Св зь элемента задержки со счетным входом триггера, неиадежна из-за недоста5830, the effect is especially manifested when the device operates in conditions of changes in environmental factors (temperature, etc.), which leads to a change in the waveform after a delay, including in the direction of its deterioration. Therefore, the known driver is not reliable enough in operation. The aim of the invention is to increase the reliability of the device. The goal is achieved by the fact that a second pulse counting device is connected to the pulse shaper on the front of a binary signal containing a counting trigger, an OR element whose output is connected to the input of a delay element, and an inverter that is connected to the input bus. the delay element, and with the installation input of the first trigger, the counting input of which is connected and the output of the inverter, the input of which is connected to the counting input of the second trigger j, while the outputs of the trigger are connected to the input and OR gate. The effect, which is to increase the reliability of the shaper, has been achieved due to the introduction of a second counting trigger into the circuit, which allows changing the circuit structure. This change makes it possible to eliminate the association of the delay element with the counting trigger input. This establishes a new connection between the delay element & trigger input inputs that do not impose special requirements on the steepness of the front of the input signal. Consequently, this circumstance determines reliability. In addition, the use of exactly the triggers as two-position elements as output stages makes it possible to increase the number of outputs of the driver. In this case, additional outputs produce pulses with a polarity opposite to the polarity of the main pulses. FIG. Figure 1 shows the functional diagram of the pulse former on the edges of the binary signal in Figure 2, a diagram explaining its principle of operation. The shaper contains a counting trigger 1, element 2 OR, the output of which is connected to the input of the delay element 3, and an inverter 4 connected at the input to the input bus 5. The second counting trigger 6 is inserted into the driver, the setting input of which is connected to the trigger input 1 and c the output element 3 delay 14 ki. The counting inputs of the flip-flops 1 and 6 are connected: one to the input and the other to the output of the inverter 4. Output 7 of the flip-flop 1 and output 8 of the flip-flop 6 are the outputs of the shaper and are connected to the inputs of the OR element 2. The shaper works as follows. In the initial state, the triggers 1 and 6 are in the zero position, and at the inputs of element 2 OR the working signal (conditionally positive) is absent. When a positive front appears at input 5, and negative output at inverter 4 (Fig. 2 a, b), acting as a working signal only on the counting input of trigger 6, the latter inverts from zero to one state. In this state, it is (Fig. 2c) before passing a single potential from its output through element 2 OR or element 3 of a delay to its installation input, according to which the state of trigger 6 changes and the zero state of trigger 1 is confirmed. Output 8 of trigger 6 produces a short (depending on the magnitude of the delay of element 3) positive pulse on the positive front of the input signal. At the inverse output of the trigger 6 in this case there is a negative pulse. When a negative edge arrives at the input 5 through the inverter 4, it triggers at the counting input of trigger 1, at the direct output 7 and the inverse output of which, analogous to the first case, pulses of the corresponding polarity are formed, and the trigger 6 does not change its zero state . If necessary, the combined pulses from both the positive and the oTi and the decimal fronts of the input binary signal, i.e. a double frequency signal is taken. The technical and economic effect of using the invention is as follows. The pulse shaper is different (reliability of operation is great. The effect is achieved due to the introduction of the second counting trigger. The connection of the delay element with the counting trigger input is unreliable due to lack of
точно высокой крутизны фронта сигнаг ла, заменена св зью этого элемента с установочными входами триггеров, дл которых форма входного сигнала практически не имеет значени . precisely the high steepness of the signal front, replaced by the connection of this element with the installation inputs of the flip-flops, for which the shape of the input signal is almost irrelevant.
Данное обсто тельство приводит также к тому, что схема формировател позвол ет уменьшить требовани к форме сигнала на выходе элемента задержки , а следовательно, позвол ет упростить схемное выполнение этого элемента. Кроме того, использование триггеров в качестве выходных элементов формировател дает возможность получить на их выходах импульсы различных шзл рностей в отличие от прототипа , без дополнительного инвертировани .This also leads to the fact that the driver circuit reduces the waveform requirements at the output of the delay element and, therefore, simplifies the circuit design of this element. In addition, the use of triggers as output elements of a shaper makes it possible to obtain pulses of various sizes at their outputs, unlike the prototype, without additional inversion.
Таким образом, предложенна схема формировател обеспечивает полу1ени помимо основного эффекта, состо щего в повышении надежности устройства, дополнительного эффекта, состо щего в упрощении устройства за счет уменьшени требований к форме сигнала на выходе элемента задержки и наличи импульсов различных пол рностей без дополнительных элементов.Thus, the proposed driver circuit provides a result in addition to the main effect, which is to increase the reliability of the device, an additional effect, which is to simplify the device by reducing the signal form requirements at the output of the delay element and the presence of pulses of different polarities without additional elements.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792733631A SU871321A1 (en) | 1979-03-05 | 1979-03-05 | Shaper of pulses by binary signal leading edges |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792733631A SU871321A1 (en) | 1979-03-05 | 1979-03-05 | Shaper of pulses by binary signal leading edges |
Publications (1)
Publication Number | Publication Date |
---|---|
SU871321A1 true SU871321A1 (en) | 1981-10-07 |
Family
ID=20813928
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792733631A SU871321A1 (en) | 1979-03-05 | 1979-03-05 | Shaper of pulses by binary signal leading edges |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU871321A1 (en) |
-
1979
- 1979-03-05 SU SU792733631A patent/SU871321A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1514964A (en) | Logic level difference shifting circuit | |
GB1193198A (en) | Bistable Trigger-Circuit | |
SU871321A1 (en) | Shaper of pulses by binary signal leading edges | |
GB1103520A (en) | Improvements in or relating to electric circuits comprising oscillators | |
US3986128A (en) | Phase selective device | |
US3590273A (en) | Four phase logic systems | |
SU1338013A1 (en) | Ternary computing device | |
SU809502A1 (en) | One-shot multivibrator | |
SU758501A1 (en) | Pulse synchronizing device | |
US3040187A (en) | Differential rate circuit | |
SU453791A1 (en) | DEVICE OF TACT SYNCHRONIZATION | |
SU369708A1 (en) | LIBRARY I | |
SU624357A1 (en) | Synchronized pulse shaper | |
KR950006887Y1 (en) | Pulse edge checking circuit | |
SU503351A1 (en) | Pulse shaper | |
SU851761A1 (en) | Pulse-time distriminator | |
SU1014152A2 (en) | Rate scaler | |
SU544957A1 (en) | Device for synchronizing random pulses | |
SU570205A1 (en) | Frequency divider for dividing into 2.5 | |
SU764112A1 (en) | Clock device | |
KR960003736Y1 (en) | Clock pulse generator of non-iteration | |
SU455468A1 (en) | Pulse shaper on the leading and trailing edge of the input pulse | |
SU424310A1 (en) | SELECTOR PULSES | |
SU1651374A1 (en) | Synchronous frequency divider | |
SU1163466A1 (en) | Pulse shaper |