SU869027A1 - Smoothing converter of alternative pulse-frequency signals to code - Google Patents
Smoothing converter of alternative pulse-frequency signals to code Download PDFInfo
- Publication number
- SU869027A1 SU869027A1 SU802873236A SU2873236A SU869027A1 SU 869027 A1 SU869027 A1 SU 869027A1 SU 802873236 A SU802873236 A SU 802873236A SU 2873236 A SU2873236 A SU 2873236A SU 869027 A1 SU869027 A1 SU 869027A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- selector
- outputs
- frequency
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
Description
(54) СГЛАЖИВАЮЩИЙ ПРЕОБРАЗОВАТЕЛЬ ЗНАКОПЕРЕМЕННЫХ ЧАСТОТНО-ИМПУЛЬСНЫХ СИГНАЛОВ В КОД(54) SMOOTHING CONVERTER OF SPECIFIC VARIABLE FREQUENCY-PULSE SIGNALS TO CODE
Изобретение относитс к вычислительной и измерительной технике и мо жет быть использовано в качестве пре образовател дл ввода значений частотно-импульсного сигнала в ЦВМ и в качестве автономного частотомера, совмещающего функции преобразовани и сглаживани помех. Известен частотомер с непрерывным цифровым представлением, состо щий ИЗ реверсивного счетчика и двоичного умножител , причем выходы реверсивного счетчика соединены с потенциальными входами двоичного умножител , а выход последнего подключен к отрицательному входу счетчика tU. Недостатком данного устройства вл етс невозможность измерени знакопеременных частотно-импульсных СИГНсШОВ. Наиболее близок к предлагаемому по технической сущнсюти преобразователь знакопеременных частотно-импульсных сигналов в код, содержащий реверсивный счетчик с вычитающим ус ройством и триггере - знака, двоичный умножитель, распределитель импульсов , переключатель числа дополнител иых разр дов, узел раздвижки совпадающих импульсов, причем выходы зна кового триггера соединены со входами распределител импульсов 2. Недостаткеида этого устройства вл ютс невысокое быстродействие, обусловленное тем, что смена знака результата производитс за два такта , а невозможность получени результата в дополнительном коде затрудн ет сопр жение указанного устройства с ЦВМ, в которых, как правило, числа представл ютс в дополнитель ом коде. Цель изобретени - повьшенке быстродействи . Поставленна цель достигаетс тем, что в сглаживающий преобразователь знакопеременных частотно-импульсных СИГНсШОВ в код, содержащий селектор импульсов, к первсму входу которого подключена шина первой входной частоты , блок вычитани , выходы которог о подключены ко входам дополнительных разр дов реверсивного счетчика, выходы которьос через переключатель подключены к группе выходов двоичного умножител , остгшьные входы которого соединены с выходами основных разр дов реверсивного счбтчика, первый выход последнего разр да которого соединенс одним из входов триггера знака, шина опорной частоты подключена к входу двоичного умножител , дополнительно введены два элемента ИЛИ, элемент И и селектор импульсов, причем выходы основного селекторачерез первый элемент ИЛИ подключены к суммирующему входу блока вычитани , выходы дополнительного селектора через второй элемент ИЛИ подключены к вычитающему входу блока вычитани , шина второй входной частоты соединены с первым входом дополнительного селектора, второй вход которого подключен к выходу двоичного умножител , второй выход последнего разр да реверсивного счетчика соединен со вторым входом триггера знака, выход которого подключен к выходам основных разр дов реверсивного счетчика, выходу устройства и первому входу элемента И, второй вход которого подключен к шине опорной частоты, а выход - ко второму входу основного селектора.The invention relates to computing and measurement technology and can be used as a converter for inputting the values of a frequency-pulse signal in a digital computer and as an autonomous frequency meter combining the functions of conversion and smoothing of noise. A continuous digital representation frequency meter is known, consisting of an OUT reversible counter and a binary multiplier, with the reversible counter outputs connected to the potential inputs of a binary multiplier, and the output of the latter connected to the negative input of the counter tU. The disadvantage of this device is the impossibility of measuring alternating frequency-pulse SIGNSHOV. Closest to the technically proposed converter of alternating pulse-frequency signals into a code containing a reversible counter with a subtracting device and a trigger - a sign, a binary multiplier, a pulse distributor, a switch of the number of additional bits, a node of the coinciding pulses, and the sign outputs the trigger is connected to the inputs of the pulse distributor 2. The disadvantage of this device is the low speed, due to the fact that the change of the sign of the result produced It takes two clocks, and the impossibility of obtaining a result in an additional code makes it difficult to interface this device with a DVR, in which, as a rule, numbers are represented in an additional code. The purpose of the invention is to increase the speed. The goal is achieved by the fact that the smoothing converter of alternating pulse-frequency SIGNSHOV in code containing a pulse selector, to the first input of which is connected the bus of the first input frequency, the subtraction unit, the outputs of which are connected to the inputs of additional bits of the reversible counter, the outputs of which are through the switch connected to a group of outputs of a binary multiplier, whose octagous inputs are connected to the outputs of the main bits of the reversing counter, the first output of which is the last bit connected to one of the inputs of the sign trigger, the reference frequency bus is connected to the binary multiplier input, two OR elements are additionally introduced, the AND element and the pulse selector, the main selector outputs are connected through the first OR element to the totalizer input, the additional selector outputs are connected via the second OR element to the subtractive input of the subtraction unit, the bus of the second input frequency is connected to the first input of an additional selector, the second input of which is connected to the output of the binary multiplier, second The last output of the last counter of the reversible counter is connected to the second input of the sign trigger, the output of which is connected to the outputs of the main bits of the reversible counter, the output of the device and the first input of the And element, the second input of which is connected to the reference frequency bus, and the output to the second input of the main selector .
На чертеже представлена блок-схема устройства.The drawing shows the block diagram of the device.
Преобразователь содержит реверсивный счетчик, содержащий основные 1 и дополнительные 2 разр ды, триггер 3 знака, блок 4 вычитани , селекторы 5 и б совпадающих импульсов, элементы ИЛИ 7 и 8, двоичный умножитель 9,The converter contains a reversible counter containing the main 1 and additional 2 bits, trigger 3 characters, subtraction block 4, selectors 5 and b of coinciding pulses, elements OR 7 and 8, binary multiplier 9,
111111
-1-one
+ 1+ 1
111111
Примечание .X, У- импульсы частот F , Fv/ соответственно Fvj F - F,-частота на выходе блока 4 вычитани ,образующа с от частот, поступающих с двоичного умножител и элемента И.Note .X, Y - frequency pulses F, Fv /, respectively, Fvj F - F, -frequency at the output of subtraction unit 4, which is generated from frequencies coming from the binary multiplier and element I.
После образовани в счетчике отрицательного числа i1 I 111 (соответствует TJO 01 в пр мом коде) открываетс элемент И 11, и опорна частота начинает поступать через селектор 5 и элемент ИЛИ на положительный вход блЬк4 4 вычитани , в результате чего на его положительном выходе образуютс импульсы разности F-F. После окончани переходного процесса положительные импульсы разности F-F комменсируютс отрицательными импульсами , поступающими на шину -F.After a negative number i1 I 111 is formed in the counter (corresponding to TJO 01 in the direct code), element 11 is opened, and the reference frequency begins to flow through the selector 5 and the element OR to the positive input of the 4 subtraction, resulting in its positive output FF differences. After the end of the transient, the positive pulses of the difference F-F are commenced by the negative pulses fed to the bus -F.
Таким образом в счетчике устанавливаетс отрицательное число, представленное в дополнительном двоичномThus, the counter is set to a negative number, represented in the additional binary
переключатель 10 числа дополнительных разр дов, элемент и 11, один вход которого подключен к выходу триггера 3 знака, а второй - к шине опорной частоты, выход элемента И 11 через селектор 5 и элемент ИЛИ 7 подсоеинен к суммирующему входу блока 4, торые входы селекторов 5 и 6 совпаающих импульсов соединены соответтвенно с шинами 12 и 13 входной частоты (-F) и (+Fy).switch 10 of the number of additional bits, element and 11, one input of which is connected to the trigger output of 3 characters, and the second to the reference frequency bus, output of the AND 11 element through the selector 5 and element OR 7 is connected to the summing input of block 4, the selector inputs 5 and 6 matching pulses are connected respectively to the buses 12 and 13 of the input frequency (-F) and (+ Fy).
Устройство работает следующим образом . The device works as follows.
При положительном сигнале импульсы поступают на шину 13 (+Рд) и в счетчике устанавливаетс положительный код, триггер 3 находитс в нулевом состо нии, элемент И 11 закрыт , импульсы обратной св зи поступают только с выхода двоичного умножи -ел через селектор 6 и элемент ИЛИ 8 на отрицательный вход блока 4. В этом случае работа устройства не отличаетс от работы известных устройств при положительном входном сигнале .With a positive signal, the pulses go to bus 13 (+ RD) and a positive code is set in the counter, trigger 3 is in the zero state, And 11 is closed, feedback pulses are received only from the output of the binary multiplier through selector 6, and OR 8 to the negative input of block 4. In this case, the operation of the device does not differ from the operation of known devices with a positive input signal.
При отрицательном входном сигнале импульсы поступают на шину 12(-Fx) и значение числа в счетчике начинает уменьшатьс . Этот процесс иллюстируетс таблицей.With a negative input signal, the pulses go to bus 12 (-Fx) and the value of the number in the counter begins to decrease. This process is illustrated by a table.
+0,125 F+0.125 F
0,875 F0.875 F
+0,125 F+0.125 F
0,875 F0.875 F
коде и соответствующее измер емому .отрицательному сигналу F(t). Эти данные без каких-либо дополнитель ,ных преобразований могут вводитьс в ЦВМ, числа в которых также представл ютс в дополнительном коде. Дл смены знака результата требуетс не два такта, как в известном преобразователе , а один такт, что повышает быстродействие и позвол ет измер ть сигналы с более высокой частотой .code and the corresponding measured. negative signal F (t). These data, without any additional transformations, can be entered into digital computers, the numbers of which are also represented in the additional code. To change the sign of the result, it takes not two clocks, as in a known transducer, but one beat, which improves speed and allows you to measure signals with a higher frequency.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802873236A SU869027A1 (en) | 1980-01-18 | 1980-01-18 | Smoothing converter of alternative pulse-frequency signals to code |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802873236A SU869027A1 (en) | 1980-01-18 | 1980-01-18 | Smoothing converter of alternative pulse-frequency signals to code |
Publications (1)
Publication Number | Publication Date |
---|---|
SU869027A1 true SU869027A1 (en) | 1981-09-30 |
Family
ID=20873758
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802873236A SU869027A1 (en) | 1980-01-18 | 1980-01-18 | Smoothing converter of alternative pulse-frequency signals to code |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU869027A1 (en) |
-
1980
- 1980-01-18 SU SU802873236A patent/SU869027A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU869027A1 (en) | Smoothing converter of alternative pulse-frequency signals to code | |
SU448461A1 (en) | Device for dividing numbers | |
SU744606A1 (en) | Device for determining random process median | |
SU955053A1 (en) | Division device | |
SU926655A1 (en) | Device for taking logs of numbers | |
SU962971A1 (en) | Function generator | |
SU809149A2 (en) | Binary-to-bcd converter for mixed numbers | |
SU847318A1 (en) | Binary-to bcd code converter | |
SU857982A1 (en) | Square rooting device | |
SU943598A1 (en) | Digital correlation phase meter | |
SU591861A1 (en) | Functional converter | |
SU684539A1 (en) | Arrangement for taking logarithms of numbers | |
FI62603B (en) | SPECIALDATAMASKIN FOER BEHANDLING AV STATISTICAL UPPGIFTER | |
SU922760A2 (en) | Digital function generator | |
SU935955A1 (en) | Digit frequency integrator | |
SU542338A1 (en) | Periodic pulse frequency multiplier | |
SU903896A1 (en) | Device for determining function extremums | |
SU577524A1 (en) | Mixed number binary-to-binary-decimal code converter | |
SU905871A1 (en) | Digital decimal meter of pulse mean frequency | |
SU815726A1 (en) | Digital integrator | |
SU1278888A1 (en) | Device for executing basic operation of fast fourier transform | |
SU993278A2 (en) | Multiplier-divider | |
SU940155A1 (en) | Device for computing elementary functions | |
SU935969A1 (en) | Digital polygonal approximator | |
SU721842A1 (en) | Displacement measuring device |