Claims (2)
Изобретение относитс к вычисли- тельной технике и может быть использовано в устройствах автоматики, измерительной и вычислительной технике Известно устройство дл регистрации информации, содержащее первичный измерительный лреобразователь, согласующий усилитель, аналого-цифровой преобразователь, цепи переноса кода, адресное запоминающее устройство, преобразователь код-аналог, блок запуска , детекторы, блок управлени ре}$имами записи, причем выход Преобразовател соединен со входом согласующего усилител , выход которого подкпючен ко входу аналого-цифрового пре образовател и входу первого детектора , выход которого подключен к первому входу блока запуска, первый выход аналого-цифрового преобразовател подключен к первому входу адресного запоминающего устройства и входу блока управлени режимами записи, второй выход аналого-цифрового преобразовател соединен со входом цепей переноса кода, выход которых соединен с информационным входом блока адресного запоминающего устройства, третий управл ющий вход которого соединен с выходом блока управлени режимами записи , а выход блока пам ти соединен со входом преобразовател код-аналог, выход которого соединен со входом детектора , вЫхОд которого соединен со вторым входом блока запуска, вьпсод которого соединен со вторым входом блока цепей переноса кода ГО« Однако это устройство обладает ограниченными функцнональпл и возможносИзвестно также устройство, содержащее блок аттенюатора н фильтра нижних частот, блок сравнени , первый . вход которого св зан с первой шиной входного сигнала, переключатель, первый вход которого подсоединен ко второй шине входного сигнала, а выход к первому входу матрицы накопител . св занной выходом с входом блока подбора цифрового эквивалента, с вторым входом переключател , с первой шиной выходного сигнала и с первым входом цифроаналогового преобразовател , вы ход последнего через дополнительный фильтр нижних частот подключен ко вто рой шине выходного сигнала, первый, второй и третий выходы блока управлени подключены соответственно ко второму входу блока аттенюатора и фильтра нижних частот, ко второму входу цифроаналогового преобразовател и ко входу блока выделени адреса, первый выход которого соединен со вторым входом матрицы накопител , а второй выход блока вьщелени адреса подключен к первому входу блока управлени , причем, второй вход блока управлени св зан с третьей шиной входного сигнала, выход блока подбора цифрового эквивалента подключен к первому входу преобразоватеп код-напр и с третьим входом преключатежение л . 1.2j . Известное устройство обладает низкими функциональными возможност ми. Цель изобретени - расширение функциональных возможностей устройства . Поставленна цель достигаетс тем что устройство, содержащее блок сравнени , блок аттенюатора и фильтра ниж них частот, первый вход которого се зан с первой шиной входного, сигнала, переключатель, первый вход которого св зан со второй шиной входного сигнала , а выход - к первому входу матри цы накопител , св занной выходом с входом блока подбора цифрового эквивалента , с вторым входом переключател , с первой шиной выходного.сигнала и с первым входом цифроаналогового преобразовател , выход последнего через дополнительный фильтр нижних частот подключен ко второй шине выходного сигнала, первый, второй и третий выходы блока управлени подключены соответственно ко второму входу блока аттенюатора и фильтра нижних частот, ко второму входу Щ1фроаналогового преобразовател и ко входу бл ка выделени адреса, первый выход которого соединен со вторым входом матрицы накопител , а второй выход блока выделени адреса подключен к первому входу блока управлени , причем, второй вход блока управлени св зан с третьей шиной входного сигнала, выХОД блока подбора цифрового эквивалента подключенi к первому входу преобразоватеп код-напр жение и с третьим входом переключател , снабжено фиксатором уровн и дополнительным переключателем , первый контакт которого соединен с выходок блока аттенюатора и фильтра нижних частот, второй контакт - с первым входом фиксатора уровн , а третий контакт - с выходом преобразовател код-напр жение и с первым входом блока сравнени , подключенного выходом к третьему входу блока управлени , причем выход фиксатора уровн св зан с вторым входом блока сравнени , а четвертый, п тый и шестой выходы блока управлени подключены соответственно ко второму входу блока подбора цифрового эквивалента , ко второму входу ггреобразовател код-напр жение и ко второму входу фиксатора уровн . На чертеже представлено устройство дл регистрации информации. Устройство содержит блок 1 аттенюатора и фильтра нижних частот, аналогоцифровой преобразователь, включаюш 1й в себ блок 2 подбора цифрового эквивалента , преобразователь 3 код-напр жение и блок 4 сравнени , фиксатор 5 уровн , переключатели 6 и 7, блок 8 выбора адреса и матрица 9 накопител , образукицие блок пам ти, цифроаналоговый преобразователь 10, фильтр нижних частот II, блок 12 управлени , шины 13 и 14 входных сигналов дл цифрового и аналогового сигналов соответственно , шины 15-17 выходных сигналов (дл цифрового и аналогового сигналов, а также дл запуска соответственно). Устройство работает следующим образом . В режиме регистрации запись информации в блок пам ти, образованный блоком 8 и матрицей 9, проводитс с использованием аналого-цифрового преобраз .овател . Аналоговый сигнал на входе квантуетс по амплитуде и значение каждого кванта записьгеаетс в блок па м ти по соответствующему зцресу. Таким образом осуществл етс регистраци информации, например в случае одиночного гладкого импульса по N адресам записано п различных значений амплитуд, проквантованных на отрезке времени О, t,, где tj - длительность импульса. При записи используютс обычные методы записи цифровой информации (запись полным током, совпаде5 нием полутоков и T.n.j и обычна апп ратура обрамлени накопител (блоки выбора адреса, дешифраторы, формиров тели и т.п.). Режим считывани инфо мации аналогичен режимам, используем в обычных блоках пам ти, Режим определени максимума сигна ла (амплитуды) осуществл етс после регистрации информации с помощью изм нени положени переключател 7 и пр граммы коммутации блока 12. В этом режиме используетс -то же оборудование , что и дл регистрации информации Сущность алгоритма определени максимума сигнала (амплитуды) состоит в сравнении каждой последующей ординаты с предыдущей. Если разность превышает порог срабатывани блока 4, то продолжаетс дальнейшее сравнение, в про тивном случае срабатывает блок 4 и прекращает процесс сравнени ,тогда в блоке 8 фиксируетс последний адрес, .а в блоке 2 сохран етс значение найденного максимума сигнала (амплитуды В общем случае блок 8 содержит регис ры адреса, счетчик команд, схему управлени и дешифрации, а блок 2 содержит регистр сдвига, логические клю чи и управл емые блоком 4 триггеры фо мировани кода, а в качестве преобразоватеп 3 чаще всего используетс цифроаналоговый преобразователь 10, так как это обеспечивает наибольшую точность пр мого преобразовани напр жение-код . В частном случае, в качестве преобразовател 3 может быть использована сетка резисторов R 2R. Работа устройства в режиме определени максимума сигнала (амплитуды) происходит следующим образом. На управл ющий вход блока 12 посту пает сигнал операции определени максимума сигнала (амплитуды). По этому сигналу в первый такт происходит установка начальных состо ний во всех блоках и узлах, а именно, устанавливаютс в нулевое положение регистры адреса блока 8, фиксатор уровн 5, блок 2, в единичное - счетчик команд в блоке 8. Во второй такт по сигналу блока 12 происходит считывание числа, записанного по 1-ому адресу (i-а координата) в блоке пам ти,.и вьщача его на блок 2. Преобразованна в аналоговую величину с помощью преобразовател 3 информаци U о i-ой координате в следующий такт запоминаетс на фиксаторе уровн 5 по сигналу блока 12. Четвертый такт операции опре86 1делени максимума - выдача по сигналу блока 12 информации, хранимой по + 1гому адресу на вход анагого-цифрового преобразовател . Следует отметить, что одновременно, как и в предьодущем такте , информаци по вл етс на входе цифроаналогового преобразовател 10, однако блок 12 по второму управл ющему выходу запрещает работу этого блока. После преобразовател 3 аналогова величина U- , соответствующа цифровой информации, хранившейс по i+1-ому адресу, поступает на блок 4, что обеспечиваетс программой коммутации , вырабатываемой блоком 12. Одновременно по сигналу управлени с фиксатора уровн 5 на первый вход блока 4 поступает аналогова величина Ц , соответствующа И1тформации, хранившейс по i-ому адресу. В следующем такте работы происходит сравнение величин напр жени и U . Если ди Ц4-) превьшшет порог срабатывани блока 4, то по сигналу блока 12 фиксатор уровн 5 запоминает величину, -аход щуюс в этот момент на выходе преобразовател 3, счетчик команд в блоке 8 блока пам ти увели- . чивает свое содержимое на единицу, переход таким образом к режиму обращени по +2-ому адресу, и цикл повтор етс . Процесс сравнени длитс до тех пор, покади - не станет меньще или равно порогу срабатывани блока 4, который , срабатыва , посылает сигнал останова в блок 12 по третьему управл ющему входу. Тогда в блоке 2 сохран етс цифровой код, а на вьпсоде преобразовател 3 - аналогова величина , соответствующа максимуму сигнала (амплитуде), котора запоминаетс затем на фиксаторе уровн 5. Кроме того, блок 8 обеспечивает возможность многократного считывани этой величины по адресу, зафиксированному при остановке счетчика команд. Отметим, что полученна таким образом величина определ ет амплитуду исследуемого посе регистрации сигнала в случае гладкого импульса, при наличии нескольких аксимумов они определ ютс последоательно , один за другим. При этом рактически неизменно количество о5оудовани (не счита фиксатора уров ) . Однако фиксатор уровн может ходить как вспомогательное звено в остав аналого-цифрового преобразоваел . Использование фиксатора уровн на входе аналого-цифрового преобразовател позвол ет повысить точность преобразовани напр жение-код. Формула изобретени Устройство дл регистрации информации , содержащее блок сравнени , блок аттенюатора и фильтра нижних час тот, первый вход которого св зан с первой шиной входного сигнала, переключатель , первый вход которого подсоединен ко второй ошне входного сигпала , а выход - к первому входу матрицы накопител , св занной выходом с входом блока подбора цифрового эквивалента , с вторым входом переключател , с первой шиной выходного сигнала и с первым входом цифроаналогово го преобразовател , выход последнего через дополнительный фильтр нижни частот подключен ко второй шине выходного сигнала, первый, второй и третий выходы блока управлени подкхвочены соответственно ко второму вх ду блока аттенюатора и фильтра нижних частот, ко второму входу цифроаналогового преобразовател и .ко входу блока выделени адреса, первый выход которого соединен со вторым входо матрицы накопител , а второй выход блока выделени адреса подключен к п вому входу блока управлени , причем. второй вход блока управлени свизан с третьей шиной входного сигнала, выхол блока подбора цифрового эквивалента подключен к первому входу преобразовател код-напр жение и с третьим входом переключател , отличающеес тем, что, с целью расширени функциональных возможностей устройства , оно снабжено фиксатором уровн и дополнительным переключателем, первый контакт которого соединен с выходом блока аттенюатора и фильтра нижних частот, второй контакт - с первым входом фиксатора уровн ,а третий контакт - с выходом преобразовател код-напр жение и с первьм входом блока сравнени , подключенного выходом к третьему входу блока управлени , причем, выход фиксатора уровн св зан с вторым входом блока сравнени , а четвертый, п тый и шестой выходы блока управлени подключены соответственно ко второму входу блока подбора цифрового эквивалента, ко второму входу преобразовател код-напр жение и ко второму входу фиксатора уровн . Источники информации, прин гае во внимание при экспертизе 1.Авторское свидетельство СССР № 673928, кл. G 01 R 13/02, 10.05.77. The invention relates to computing technology and can be used in automation devices, measuring and computing equipment. A device for recording information is known that contains a primary measuring converter, a matching amplifier, an analog-to-digital converter, a code transfer circuit, an address memory device, a code-analog converter. , start-up unit, detectors, control unit re} $ recording records, with the converter output being connected to the input of a matching amplifier, the output of which is connected The first output of the analog-digital converter is connected to the first input of the address storage device and the input of the control unit for recording modes, the second output of the analog-digital converter is connected to the input of the analog-digital converter and the input of the first detector whose output is connected to the first input of the trigger unit. the input of the transfer chains of the code, the output of which is connected to the information input of the block of the address storage device, the third control input of which is connected to the output of the mode control block records, and the output of the memory unit is connected to the converter input by a code analog, the output of which is connected to the detector input, the output of which is connected to the second input of the start-up unit, whose transducer is connected to the second input of the transfer unit of the GO code. However, this device has limited functionality and Possibility A device is also known that contains an attenuator block n a low-pass filter, a comparison block, the first one. the input of which is connected to the first bus of the input signal, the switch, the first input of which is connected to the second bus of the input signal, and the output to the first input of the storage array. connected to the input of the digital equivalent selection block, with the second input of the switch, with the first bus of the output signal and with the first input of the digital-to-analog converter, the output of the latter through an additional low-pass filter is connected to the second bus of the output signal, the first, second and third outputs of the block control are connected respectively to the second input of the attenuator and low-pass filter, to the second input of the digital-to-analog converter and to the input of the address allocation block, the first output of which is connected to the second input of the accumulator matrix, and the second output of the address address block is connected to the first input of the control unit, the second input of the control block is connected to the third input signal bus, the output of the digital equivalent pickup unit is connected to the first input of the code-eg converter and the third input. l 1.2j. The known device has low functionality. The purpose of the invention is to expand the functionality of the device. The goal is achieved by the fact that the device containing the comparison unit, the attenuator and low pass filter unit, the first input of which is connected to the first bus of the input signal, the switch, the first input of which is connected to the second bus of the input signal, and the output to the first input drive matrices associated with the output to the input of the digital equivalent selection block, to the second input of the switch, to the first bus of the output signal and to the first input of the digital-to-analog converter, the output of the latter through an additional filter of the lower part It is connected to the second output signal bus, the first, second and third outputs of the control unit are connected respectively to the second input of the attenuator and low-pass filter, to the second input of the Shch1 analog converter and to the input of the address allocation block, the first output of which is connected to the second input of the accumulator matrix and the second output of the address allocation unit is connected to the first input of the control unit; moreover, the second input of the control unit is connected to the third input bus, the output of the digital selection unit is equivalent to connected to the first input of the code-voltage converter and to the third input of the switch, equipped with a level lock and an additional switch, the first contact of which is connected to the tricks of the attenuator and low-pass filter unit, the second contact - to the first input of the level clamp, and the third contact - to the output the code-voltage converter with the first input of the comparator unit connected by the output to the third input of the control unit, the output of the latch level connected to the second input of the comparator unit, and the fourth, fifth and sixth the outputs of the control unit are connected respectively to the second input of the digital equivalent selection unit, to the second input of the code-voltage transducer, and to the second input of the level clamp. The drawing shows a device for recording information. The device contains an attenuator and a low-pass filter unit 1, an analog-to-digital converter, including the 1st digital equivalent selection unit 2, code-voltage converter 3 and comparison unit 4, level lock 5, switches 6 and 7, address selection block 8 and matrix 9 accumulator, storage unit, digital-to-analog converter 10, low-pass filter II, control unit 12, input bus 13 and 14 for digital and analog signals, respectively, bus 15-17 output signals (for digital and analog signals, and e to start accordingly). The device works as follows. In the registration mode, the recording of information into the memory block formed by the block 8 and the matrix 9 is carried out using an analog-digital converter. The analog signal at the input is quantized in amplitude and the value of each quantum is recorded in a memory unit according to the corresponding value. Thus, information is recorded, for example, in the case of a single smooth pulse at N addresses, n different amplitude values are recorded, quantized over the time interval O, t ,, where tj is the pulse duration. When recording, the usual methods of recording digital information are used (recording with full current, coincidence of half current and Tnj and the usual framing equipment of the drive (address selection blocks, decoders, shapers, etc.). The mode of reading information is similar to the modes used in normal memory blocks, the mode of determining the maximum signal (amplitude) is carried out after recording information by changing the position of switch 7 and the switching program of block 12. In this mode, the same equipment is used as for registration and Formations The essence of the algorithm for determining the maximum signal (amplitude) consists in comparing each subsequent ordinate with the previous one. If the difference exceeds the response threshold of block 4, further comparison continues, otherwise block 4 is activated and the comparison process stops, then in block 8 the last address is fixed .a, in block 2, the value of the maximum signal found is found (amplitudes. In general, block 8 contains address registers, a command counter, a control and decryption circuit, and block 2 contains a shift register, logs RP G Clue chi and controlled by the control unit 4 triggers pho ming code, and as 3 preobrazovatep often used a digital to analog converter 10, since this provides the most accurate direct voltage converting code. In the particular case, as the converter 3, a grid of resistors R 2R can be used. The device operates in the mode of determining the maximum signal (amplitude) as follows. The control input of block 12 is supplied with a signal to determine the maximum signal (amplitude). This signal sets the initial states in all blocks and nodes in the first clock, namely, the block 8 address registers, the level latch 5, block 2 are set to zero, the command counter in block 8 is set to one. block 12, the number recorded at the 1st address (i-th coordinate) in the memory block is read, and transferred to block 2. Converted to analog value with the help of converter 3, information U about the i-th coordinate in the next clock cycle is stored on the latch 5 on the signal unit 12. Even erty cycle operation opre86 1deleni maximum - issuing the alarm unit 12, the information stored at + 1gomu address input anagen-to-digital converter. It should be noted that at the same time, as in the preceding clock cycle, information appears at the input of the digital-to-analog converter 10, however, block 12 at the second control output prohibits the operation of this block. After the converter 3, the analog value U- corresponding to the digital information stored at i + 1 address is fed to block 4, which is provided by the switching program generated by block 12. At the same time, the control signal from the latch 5 to the first input of block 4 receives the analog the value of C, corresponding to the I1 information stored at the i-th address. In the next cycle of operation, the voltage values and U are compared. If di C4-) exceeds the threshold of operation of block 4, then at the signal of block 12, the latch level 5 remembers the value at this moment at the output of the converter 3, the command counter in block 8 of the memory block increases. its contents per unit, thus transitioning to the addressing mode at the + 2nd address, and the cycle is repeated. The comparison process lasts as long as it does not become less than or equal to the response threshold of block 4, which, when triggered, sends a stop signal to block 12 at the third control input. Then, in block 2, the digital code is stored, and in the output of converter 3 there is an analog value corresponding to the maximum of the signal (amplitude), which is then stored on level clamp 5. In addition, block 8 provides the ability to repeatedly read this value at the address recorded at the stop team counter. It should be noted that the value thus obtained determines the amplitude of the studied signal detection point in the case of a smooth pulse; in the presence of several maximums, they are determined sequentially, one after the other. At the same time, the quantity of octopes is practically invariable (not counting the level fixer). However, the level latch can walk as an auxiliary link to the analog-to-digital remainder. The use of a level lock at the input of an analog-to-digital converter allows to increase the voltage-code conversion accuracy. Claims An information recording device comprising a comparison unit, an attenuator and a lower filter unit, the first input of which is connected to the first bus of the input signal, the switch whose first input is connected to the second input sigal, and the output to the first input of the storage array connected to the input of the digital equivalent selection block, to the second input of the switch, to the first bus of the output signal and to the first input of the D / A converter, the output of the latter through an additional f The low pass filter is connected to the second output signal bus; the first, second and third outputs of the control unit are connected to the second input of the attenuator and low pass filter, respectively, to the second input of the D / A converter and to the input of the address allocation unit, the first output of which is connected to the second the input matrix of the accumulator, and the second output of the address allocation unit is connected to the fifth input of the control unit, moreover. The second input of the control unit is connected to the third bus of the input signal, the output of the digital equivalent selection unit is connected to the first input of the code-voltage converter and to the third input of the switch, characterized in that it is equipped with a level lock and an additional switch to expand the functionality of the device , the first contact of which is connected to the output of the attenuator and low-pass filter unit, the second contact to the first input of the latch, and the third contact to the output of the code-eg converter and the first input of the comparison unit connected by the output to the third input of the control unit, the output of the level lock is connected to the second input of the comparison unit, and the fourth, fifth and sixth outputs of the control unit are connected respectively to the second input of the digital equivalent matching unit, the second input of the code-voltage converter and to the second input of the latch level. Sources of information taken into account in the examination 1. The author's certificate of the USSR No. 673928, cl. G 01 R 13/02, 10.05.77.
2.Приборы и системы дл измерени вибрации шума и удара. Под ред. В.В. Клюева, М., Машиностроение, 1978, с. 298 (прототип).2. Instruments and systems for measuring noise and shock vibration. Ed. V.V. Klyueva, M., Mechanical Engineering, 1978, p. 298 (prototype).