SU858111A1 - Аналоговое запоминающее устройство - Google Patents

Description

(54) АНАЛОГОВОЕ ЗАПОМИНАКИДЕЕ УСТРОЙСТВО

Изобретение относитс  к области аналоговой вычислительной техники и может быть использовано в системах управлени  движущихс  объектов дл  неограниченного во,времени хранени  результата интегри ровани  или запоминани  мгновенного ана чени  напр жени  непрерывного аналогового сигнала с посто нной пам тью. Известно устройство дл  увеличени  времени хранени  результата интегрировани  аналогового сигналы. Оно содержит операционный усилитель с интегрирующим конденсатором в цепи отрицательной обрат ной св зи, коммутирующее устройство, выход которого подключен непосредственно ко входу операционного усилител , на который через один вход коммутирующего устройства и его нормально-оамкнутые контакты поступает входной сигнал, вы-- ХОДоперационного усилител  соедин етс  со входом преобразовател  напр жени  в периодическую знакопеременную функцию, выход которого. подключаетс  к другому входу коммутируюихего устройства 1}. Недостатки устройства - значение выходного напр жени  устройства не бупёт сохран тьс  независимо от времени, а будет продолжать измен тьс  в установившемс  режиме благодар  оействию в замкнутом контуре цепи задержки,  вл$пощёйс  причиной накоплени  статической ошибки рассогласовани . Пра этом скорость изменени  выходного напр жени  будет переменной. Непосредственное подключение выхода преобразовател  ко входу операционного усилител  создает реальные предпосылки дл  возникновени  генерации в интеграторе, а следовательно, и потере устойчивости ycrpcrfiCTBoM в целом. Наиболее близким по технической сущности к предлагаемому  вл етс  аналоговое запс 1инающ8в устройство, в котором решаетс  зааач§ стабилизации исходного напр жени  на накопительном конденсаторе на дискретных уровн х, вырабатываемых генератором ступенчатого сигнала 2j. Устройство .содержит запоминающий элемент на накопительном конденсаторе  

систему коррекции дл  стабилизации напр жений на конденсаторе, в котором система коррекции выполнена в вице генератора ступенчатого сигнала, подключенного чере последовательно соединенные ключ, диод и резистор к обкладке накопительного к:онденсагора и ко входу компаратора, другой вход которого соединен с выходом генератора ступенчатого сигнала.

Недостатки запоминающего устройства управл емое изменение напр жени  на конденсаторе в проме кутках между следовани ми ступенчатых импульсов с генератора Должно происходить только в сторону умень- шени  уменьшение зар да на конденсаторе за период следовани  управл ющего ступенчатого напр жени  должно быть не более заданного требовани ми дискретного шага запоминающего напр жени .

Необходимость выполнени  первого

требовани  сужает функциональные возможности устройства, так как  вл етс  неприемлемым, например, при построении интегрирующих устройств на базе операционных усилителей и запоминани  устройством результата интегрировани  входного аналогового сигнала, поскольку в этом случае, после отключени  входного сигнала , изменение зар да на конденсаторе определ етс , в основном, током смещени  операционного усилител , величина и знак которого в значительной степени завис т ог температуры окружающей среды и имеют веро тностный характер,

С учетом всего комплекса дестабилизирующих факторов, имеющих место в реальной аппаратуре, необходимость выполнени  второго требовани  снижает его точность Или требует применени  специальных аппаратурных мер защиты, что уве личивает габариты, вес и снижает надежность устройства.

Предъ вл емое к системам управлени  движущихс  объектов требование восстановлени  своих функций после перерывов в пигании, объекта накладывает дополнительные требовани  к запоминающим аналоговым устройствам, которые не удовлетвор ет ни одно из известных устройств.

Цель изобретени  - увеличение времена хранени  аналогового запоминающего устройства.

Claims (2)

1. Поставленна  цель достигаетс  тем, что в аналоговое запоминающее устройство , содержащее операционный усилитель, накопительный элемент, например, конденсатор , включенный в цепь обратной св зи операционного усилител , первый пассивый элемент, генератор ступенчатого сигнала , первый ключ, щину сброса и щину осто нного напр жени , введены первый оммутатор, второй ключ, второй пассивый элемент и инвертор, вход которого оединен с первым выходом генератора тупенчатого сигнала, выход инвертора подключен к первому входу первого коммутатора , второй вход которого соединен шиной сброса, третий вход первого оммутатора подсоединен ко входу устройства , первый выход первого коммутатора подключен через первый пассивный элемент ко входу операционного усилите , выход которого соединен с выходом устройства и через последовательно включенные первый ключ и второй пассивный элемент - со входом данного операционного усилител , второй выход генератора ступенчатого сигнала подсоединен через второй ключ к четвертому входу первого коммутатора, второй выход которого соединен с управл ющими входами ключей, третий выход первого коммутатора, подключен к первому входу генератора ступенчатого сигнала, второй вход которого соединен с выходом операционного усилител , третий вход генератора ступенчатого сигнала подсоединен к щине посто нного напр жени , а также генератор ступенчатого сигнала содержит блок посто нной пам ти блок задани  величины ступенчатого сигнала, выполненного на последовательно соединенных резисторах, выводы которь1х подключены к выходам второго коммутатора , операционный усилитель,пассивные элементы и компаратор, выход которого соединен с первым входом блока посто нной пам ти с первым выходом генератора ступенчатого сигнала, входы компаратора подключены соответственно ко второму входу генератора ступенчатого сигнала и к выходу операционного усилител , вход которого соединен через первый пассивный элемент с третьим входом генератора ступенчатого сигнала, выход операционного усилител  соединен со вторым выходом генератора ступенчатого сигнала, и с соответствующим выводом -первогорезистора, соответствующий вывод последнего резистора соединен через второй пассивный элемент со входом операционного усилител , а через третий пассивный элемент - с шиной нулевого потенциала, входы второго коммутатора подключены к выходам блока пото нной пам ти, второй вход которого соединен с первым входом генератора ступенчатого сигнала. На фиг. 1 приведена функциональна  схема предлагаемого устройства; на фиг. 2 - временна  диаграмма работы ус ройства. Устройство (фиг, 1) содержит опера- ционный усилитель 1, пассивные элементы 2 и 3, накопительный элемент, напри мер конденсатор 4, ключи 5 и 6, генера тор ступенчатого сигнала 7, коммутатор 8, инверт.ор 9, шину сброса Ю, шину по сто нного напр жени  11 и шину режима пам ть 12. Генератор ступенчатого си нала 7 содержит коммутатор 13, выполненный на последовательно соединенных ключах и реализующий логическую функцию разложени  в соответствии с выражением N. , где N - сигнал управлени  на размыкание -i -го ключа; и - управл ющий в/содной сигнал; R - сигнал усгановкк коммутатора в исходное состо ние; П -  чейка пам ти блока посто н . ной пам ти 14; П„ - конъюнкци  последовательного срабатывани  источников управ л ющих сигналов. Устройство также содержит блок пост  нной пам ти 14 операционнь й ycri ::ie.ib 15, коммутатор 16, блок задани  величи ны ступенчатого сигнала, выполненного на последовательно соединенных резисторах 17, пассивные элементы 18-2О и шнну нулевого потенциала 21. Устройство функционирует следующим образом. Устройство работает в одном из двух режимов. В режиме интегрировани  выходное напр жение устройства реализует интеграл от входной функции аналогового сигнала. 3 режиме посто нной пам ти устройство, в ycraifовившемс  состо нии, обеспечивает хранение результата интег рировани  входной функции аналогового сигнала неограниченное врем , независимо от изменени  условий окружающей сре ды, параметров элементов (в пределах требований тех;нических условий дл  ; них) и перерывов в питании устройства на любой срок с последующим его восстановлением . Режим интегрирование характеризует с  отсутствием команды пам ть (график 28) и наличием команды сброс (гра фик 26), поступающей в вице логической 1 на вход сброс  чеок пам ти блока 14. По этой команде выходы всех  чеек пам ти блока 14 устанавливаютс  в nc-f ходкое логическое состо ние О , ключи коммутатора 13 замкнуты, что соответствует начальному уровню напр жени  на выходе генератора 7- д U (график 25). Это напр жение сравниваетс  на входах компаратора 16 с текущим значением выходного напр жени  устройства. Напр жение на выходе компаратора 16 (график 24) мен ет свое логическое состо ние с О на при превышении текущим значением выходного напр жени  устройства дискретно и уровн  выходного напр жени  генератора 7. Логическое состо ние 1 выходе компаратора 16  вл етс  управл ющим дл  изменени  исходного состо ни   чеек пам ти блока 14 и коммутатора 13 (при отсутствии сигнала запрета-гкоманды сброс). Входной аналоговый сигнал (график 22) через коммутатор 8 поступает на вход устройства. Изменение напр жени  на выходе уст - ройства ( график 23) происходу1Т в соответствии с выражением , текущее значение времени от момента поступлени  входного сигнала (график 22) до его отключени  по команде пам ть; емкость конденсатора 4; За - суммарное значение входного тока, приведенное ко входу операционного усилител  1. Значение суммарного опреде етс  в соответствии с выражением - aeZJj- - ток смещени  на входа операционного усилител  1; Здр - ток утечки конденсатора 4; Jg - входной ток. Я -П 1 Т цеТ Ra.C- носто нна  времени интегрировани . /Ьгическое состо ние выхода инвертоа 9 представлено графиком 27 (фиг.2). аличие 1-го начального участка не приодит к нарушению работы устройства иза отсутстви  команды пам ть. Режимпосто нной пам ти начинает ормироватьс  с поступлением командного игнала пам ть (график 28), бсущест . 65 вл ющего перекоммугацню грех изолиро- BaiiHi.rx контактных групп коммутатора 8. При этом вход интегрирующего устройст-ва (график 22) отключаетс  от управл ющего входного сигнала и подключаетс  к выходу разомкнутого в этот момент ключа б; снижаетс  сигнал запрета (команда сброЬ) с  чеек пам ти ( п ) блока 14; выход останов генератора 7 через инвертор 9 подключаетс  к управл ющим входам ключей 5 и 6. Текущее значение напр жени  на выходе операционного усилител  1 (J g,.) жет иметь одно из грех значений: вь,. Рассмотрим процесс формировани  дискретного уровн  напр жени  на выходе генератора 7 дл  значени  y, Л U ( график 23 точка А ). Напр жение на выходе генератора 7 йых г (график 25), формируемое усилителем с обратной св зью по току, определ етс  выражением l ebi rl-lul l HKj, где lUBt,,xrl напр жение на выходе операционного усилигел  15; |М/ значение дискретного шага напр жени  внешнего источ ника напр жени  на третьем входе генератора 7; 1- количество разомкнутых ре зисторов 18 (f) резисторного блока 17, При соответствующих упрощени х выра жение запишетс  в упрощенном виде 1 вычг1 ли|( в исходном состо нии 1 О и значение напр жени  на выходе генератора 7 будет равно дискретному шагу ли, На выходе компаратора 16 (график 24) будет сформировано управл ющее напр жение , уровень и знак которого соответствуот логической 1. Это напр жение поступает на вход бло ка 14, а также на блок 13, который реализует логическую функцию размыкани  1 -го количества ключей, включенных меж ау собой последовательно, в соответствии с приведенным выражением Одновременно с поступлением управл ющего сигнала с вЫкода компаратора 16 начинаетс  изменение выходного напр же- ни  устройства (график 23 точка А) под действием составл ющих суммарного вход ,ного тока. 18 Изменение потенциала в точке А за ериод, равный счетному времени блока 17, имеет вид 1Л1, 1 )--Ьси |AUg(,,l 5 где t JSц - счетное врем  блоков 14 и 13, за которое выходное напр жение генератора 7 превысит гекущее значение напр жени м В зависимости от знака I tJgfj y 1 счетое врем  может быть два значени : .Ц Сщ- определ емых выражени ми t,,,.b,,,t.. tcu.-(N-)t,-( ;r-) . рде : - требуемое количество разомкнутых ключей в коммутаторе 13; д-Ь . - суммарное врем  задержки на размыкание одного i -го клю . ча коммутатора 13. Напр жение на выходе генератора измен тьс  дискретно с шагом Л( до Момента превышени  им входного напр жени  устройства JblVr e x)В этот момент на выходе компаратора 16 (график 24) формируетс  управл ющий сигнал, уровень и знак которого соответствует логическому О, т.е. формируетс  команда останов. По команде останов прекращаетс  последовательное размыкание i -го ключа в коммутаторе 13 и на выходе инвертора 9 формируетс  сигнал управлени  ключами 5 и 6, которые замыкают следующие цепи. При замыкании ключа 5 параллельно конденсатору подключаетс  элемент 9, который преобразует устройство в апериодическое звено с коэффициентом передачи При замыкании ключа 6 выходное нар жение генератора 7-Ugfj. поступает а вход апериодического звена и через оэффициент передачи г) фиксируетс  на ыходе устройства (т.е. графика 23), Дл  устойчивой работы компаратора 6 в момент замыкани  ключей 5 и 6 небходимо , чтобы выбранный коэффициент . ередачи был несколько меньшим 1 с тем, тобы значение разности дУцу превышала орог чувствительности компаратора 16 9S во всем диапазоне изменений выходного напр жени  устройства. (- ПОРОГа| . Таким образом, коэффициент передачи К((ди,Ug(,y,Unoponoi компЗа прецелы а  точность в режиме пам ти определ етс  порогом чувствительности компаратора U ppora . Выходное напр жение устройства в зафиксированном состо нии (через врем , равно е -fcct ) будет .сохран тьс  неограниченное врем  благодар  использованию  чеек пам ти, {эеализади которых может быть выполнена на шаговых искател х, пол ризованных реле, элеменгах пам ти на ферритах , посто нных запоминающих устройст в интегральном исполнении типа RS -три геров с посто нной пам тью и цр. При перерывах в питании всего устройства , поскольку конечна  структура па м ти сохран етс , то после восстановлени  питани  напр жение на выходе устройства будет возвращатьс  к исходному запомненному уровню. Последнее обсто тельство особенно важно дл  объектов, к которым предъ вл етс  требование сохранени  результата интегрировани  неограниченное врем  при перерывах напр жени  питани  на заданный срок. Формула изобретени  1. Аналоговое запоминающее устройство , содержащее операционный усилитель, накопительный элемент, например конденсатор , включенный в цепь обратной св зи операционного усилител , первый пассивный элемент, генератор ступенчатого сигнала , первый ключ, шину сброса шину посто нного напр жени , отличающеес  тем, что, с целью увеличени  времени хранени  информации, в устройство введены первый коммутатор, второй ключ, второй пассивный элемент и инвертор , вход которого соединен с первым входом, выходом генератора ступенчатого сигнала, выход инвертора подключен к пер вому вводу первого коммутатора, второ вход которого соединен с шиной сбррса,., третий вход первого коммутатора подсоед нен ко входу устройства, первый выход первого коммутатора подключен через пер 110 вый пассивный элемент кт входу операционного усилител , выход которо1о соединен с выходом устройства и через последовательно включенные первый ключ и второй пассивный элемент - со входом данного операционного усилител , второй выход генератора ступенчатого сигнала подсоединен через второй ключ к четвертому входу первого коммутатора, второй выход которого соединен с управл ющими входами ключей, третий выход первого коммутатора подключен к первому входу генератора ступенчатого сигнала, второй вход которого соединен с ВЬЕХОДОМ операционного усилител , третий вход генератора ступенчатого сигнала подсоединен к шине посто нного напр жени , 2. Устройство по п. 1, о т л и ч а ю щ е е с   тем, что генератор ступенчатого сигнала содержит блок посто нной пам ти блок задани  величины ступенчатого сигнала, выполненного на последовательно соединенных резисторах, выводы которых подключены к выходам второго коммутатора, операционный усилитель, пассивные элементы и компаратор, выход которого соединен с первым входом блока посто нной пам ти и с первым выходом генератора ступенчатого сигнала, входы компаратора подключены соответственно ко второму входу генератора ступенчатого сигнала и к выходу операционного усилител , вход которого соединен через первый пассивный элемент с третьим входом генератора ступенчатого сигнала, выход операционного усилител  соединен со вторым выходом генератора ступенчатого сигнала и с соответствующим выводом первого резистора, соответствующий вывод последнего резистора соединен через второй пассивный элемент со-, входом операционного усилител , а через третий пассивный элемент - с шиной нулевого отенциала, входы второго коммутатора одключены к выходам блока посто нной ам ти, второй вход которого соединен с ервым входом генератора ступенчатого игнала. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР b 424165, кл. С 11 С 27/ОО, 1974.
2. 2.Авторское свидетельство СССР O 339961, кл. (5 11 С 27/ОО, 1972 (прототип).

   Памлгпь

   J.1

   BMoS

   о

   Bxt)a i

   CffjffGC

   :5Г

   o--

   fO

   CSpoc

   Остан

   . /