SU840906A1 - Многоканальное устройство приоритета - Google Patents

Многоканальное устройство приоритета Download PDF

Info

Publication number
SU840906A1
SU840906A1 SU792815558A SU2815558A SU840906A1 SU 840906 A1 SU840906 A1 SU 840906A1 SU 792815558 A SU792815558 A SU 792815558A SU 2815558 A SU2815558 A SU 2815558A SU 840906 A1 SU840906 A1 SU 840906A1
Authority
SU
USSR - Soviet Union
Prior art keywords
channel
inputs
request
outputs
level
Prior art date
Application number
SU792815558A
Other languages
English (en)
Inventor
Леонтий Борисович Левкович
Original Assignee
Ордена Октябрьской Революции,Орде-Ha Трудового Красного Знамени Предп-Риятие П/Я B-2969
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ордена Октябрьской Революции,Орде-Ha Трудового Красного Знамени Предп-Риятие П/Я B-2969 filed Critical Ордена Октябрьской Революции,Орде-Ha Трудового Красного Знамени Предп-Риятие П/Я B-2969
Priority to SU792815558A priority Critical patent/SU840906A1/ru
Application granted granted Critical
Publication of SU840906A1 publication Critical patent/SU840906A1/ru

Links

Landscapes

  • Multi Processors (AREA)

Description

1 .
Изобретение относитс  к вычислительной технике, в частности к устройствам приоритета,и может быть ипользовано дл  приоритетного подключени  процессоров к абонентам в мультипроцессорной системе.
Известно многоканальное устройство приоритета, содержащее р д блоков коммутации, каждый из которых содержит триггер пам ти запроса, триггер разрешени , генератор тактовых импульсов и элементы И Ij.
Недостаток этого устройства заключаетс  в том, что при отказе любого процессора, привод щего к выдаче посто нного запроса на обслуживаете, все остальные процессоры, имекмцие . более низкий приоритет, лишаютс  права доступа к абоненту и работа мультипроцессорной системы нарушаетс ..
Известно также многоканальное устройство приоритета, включающее генератор сдвиговых импульсов, элемент
ИЛИ-НЕ и каналы, содержащие Элементы И, ИЛИ, триггер запроса и триггер разрешени  L2J.
При работе мультипроцессорной системы каждьм процессор обычно может выдавать несколько запросов на св зь с абонентами системы (запросы на прерывание центрального процессора, запросы на доступ к абонентам системы - запоминающему устройству, устройствам ввода-вывода и T.n.i .
Однако известное устройство не способно различать характер запроса от каждрго процессора и обеспечивать многоуровневое обслуживание, т.е. оно имеет ограниченные функциональные возможности.
Цель изобретени  - расширение функциональных возможностей за счет организации режима многоуровневого обслуживани  запросов.

Claims (2)

  1. Поставленна  цель достигаетс  тем, что в многоканальное устройство приоритета , содержащее генератор импуль3 .8 сов и элемеут ИЛИ-НЕ, а в каждом канале цва элемента И, элемент ИЛИ, триггер разрешени  и группу триггеров запроса, причем одноименный вход каждой группы запросных входов устройства соединен со вх:0дом одного из триггеров запроса соответствующего, ка нала, выходы первогб элемента И канала и триггера разрешени  канала через элемент ИЛИ канала соединены с первы ми входами обоих элементов И последующего канала, первые входы обоих элементов И первого канала через элемент ИЛИ-НЕ соединены с выходами триг геров разрешени  всех каналов, выход генератора импульсов соединен с первыми входами триггеров разрешени  каналов, второй вход триггера разрешени  канала соединен с выходом второго элемейта И канала, а выходы триггеров разрешени  каналов составл ют группу разрешающих выходов устройства , введена группа элементов ИЛИ, блок выбора приоритетного уровн , а в каждый канал - коммутатор, причем входы элемента ИЛИ соединены с соответствующей группой запросных входов устройства, выходы элементов ИЛИ соединены со входами блока выбора приоритетного уровн , выходы кото рого соединены с группой управл ющих входов коммутатора канала, выходы триггеров запроса канала соединены с информационными входами коммутатора канала, первый и второй выходы комму татора канала соединены со вторыми входами соответственно первого и вто рого элементов И канала, а выход три гера разрешени  канала соединен с гас щим входом коммутатора канала. Структурна  схема устройства пред ставлена на чертеже. Многоканальное устройство приоритета содержит генератор 1 импульсов, элемент ИЛИ-НЕ 2 и каналы 3 и 4, каж дый из которых содержит триггеры 5 запроса, элементы И 6 и 7, триггер 8 разрешени , элемент ИЛИ 9, коммутатор 10, элементы ИЛИ 11, блок 12 выбора приоритетного уровн , группу 13 запросных входов старшего уровн , группу 14 запросных входов младшего уровн , группу 15 разрешающих выходов , а коммутатор каждого канала содержит группу 16 информационных входов , группу 17 управл ющих входов, выходы 18 и 19 и гас щий вход 20. Устройство работает следующим об разом. В начальный момент все триггеры 8 разрешени  каналов 3 и 4 обнулены. Триггеры запросов 5 каналов 3 и 4, на которые поступают запросы старшего уровн  со входов 13 или младшего уровн  - со входов 14, установлены в единицу. .Одновременно запросы со входов 13 поступают через соответствующий элемент ИЛИ 11 на вход запроса обслуживани  старшего уровн , а со входов 14 .также через соответствующий элемент ИЛИ 11 - на вход запроса обслуживани  младшего уровн  блока 12 выбора приоритетного уровн , который фиксирует наличие запросов по каждому уровню и разрешает обслуживание запросов наивысшего уровн  из числа поступивших на входы 13 и 14. . Сигналыуправлени  с выходов блока 12 выбора приоритетного уровн  поступают на управл ющие входы 17 коммутаторов 10 каждого канала 3 и 4, подключа  к выходам 18 и 19 и ко вторым входам элементов И 6 и 7 тот из триггеров 5 запроса, который соответствует выбранному уровню. При этом к выходу 18 подключаетс  пр мой, а к выходу 1 9 - инверсный выход соответствующего триггера 5.. Остальные триггеры 5 остаютс  отключенными , и их запросы не обслуживаютс  в данном цикле. На выходе элемента ИЛИ-НЕ 2 поступает логическа  единица. .При поступлении импульсов от генератора 1 импульсов .эта единица переписываетс  в триггер 8 разрешени  канала 3, если в этот канал поступает запрос разрешенного уровн , либо в отсутствие запроса - по цепи переноса (элемент И 6, элемент ИЛИ 9) единица переписываетс  в следующий канал и т.д. в том же такте, пока не дойдет до канала, прин вшего запрос на обслуживание . Первый же сигнал с выхода триггера 8 разрешени  перебрасывает элемент ИЛИ-НЕ 2 в нулевое состо ние. В. ка.ждом цикле работы устройства анализируетс  нйличие запросов каждого уровн  от всех процессоров системы , выбираетс  уровень наивысшего приоритета , на котором имеетс  один или более запросов, а в каждом очередном такте работы генератора 1 импульсов обслуживаетс  очередной запрос из числа запросов разрешенного уровн  с наименьшим номером. Сигнал разрешени  с триггера 8 разрешени  через коммутатор 10 поступает на вход сброса того триггера 5 запроса, который обслуживаетс  в данном такте. После обслзгживани  всех запросов данного уровн  элемент ИЛИ-НЕ .2 снова усталавливаетс  в единичное состо ние, и цикл ; обслуживани  повтор етс  дл  запросо другого уровн . Таким образом, введение в известное устройство новых узлов - элементов ИЛИ, устройства приоритетного вы бора уровн , а в каждьш канал - коммутатора и соответствующих св зей обеспечивает новое полезное качество известного устройства - возможность линии запрообслуживани  не только но и пол  запросов. СОВ , но и ПОЛЯ запросов, имеющего два измерени  - уровень запросов и номер приоритета, т.е. многоуровневое обслуживание. Формула изобретени  Многоканальное устройство приоритета , содержащее генератор импульсов и элементы ИЛИ-НЕ, а в каждом канале - два элемента И, элемент ИЛИ, триггер разрешени  и группу триггеро iзапроса, причем одноименный вход каж дои группы запросных входов устройства соединен со входом одного из триггеров запроса соответствующего, канала, выходы первого элемента И ка нала и триггера разрешени  канала че рез элемент ИЛИ канала соединены с первыми входами обоих элементов И по следующего канала, первые входы обоих элементов И первого канала через 6 элемент ИЛИ-НЕ соединены с выходами триггеров разрешени  всех каналов, выход генератора импульсов соединен с первыми входами триггеров разрешени  каналов, второй вход триггера разрешени  канала соединен с выходом второго Здемента И канала, а выходы триггеров разрешени  каналов составл ют группу разрешающих выходов устройства , отличающеес  тем, что, с целью расширени  функциональных возможностей за счет организации режима многоуровневого обслуживани  запросов, оно содержит группу элементов ИЛИ, блок выбора приорит-ётного уровн , а в каждом канале - коммутатор , причем входы элемента ИЛИ соединены с соответствующей группой запросных входов устройства, выходы элементов ИЛИ соединены со входами блока выбора приоритетного уровн , выходы которого соединены с группой управл ющих входов коммутатора канала, выходы триггеров запроса канала соединены с информационными входами коммутатора канала,, первый и второй выходы коммутатора канала соединены со вторыми входами соответственно первого и второго элементов И канала, а выход триггера разрешени  канала соединен с гас щим входом коммутатора канала. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР 476566, кл. G 06 Р 13/00, 6 06F 9/18, 1975.
  2. 2. Авторское свидетельство СССР по за вке В 2536842/18-24, кл. 5 06 F 9/18, 11.05.78 (прототип).
    840906
    13
SU792815558A 1979-09-07 1979-09-07 Многоканальное устройство приоритета SU840906A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792815558A SU840906A1 (ru) 1979-09-07 1979-09-07 Многоканальное устройство приоритета

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792815558A SU840906A1 (ru) 1979-09-07 1979-09-07 Многоканальное устройство приоритета

Publications (1)

Publication Number Publication Date
SU840906A1 true SU840906A1 (ru) 1981-06-23

Family

ID=20848842

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792815558A SU840906A1 (ru) 1979-09-07 1979-09-07 Многоканальное устройство приоритета

Country Status (1)

Country Link
SU (1) SU840906A1 (ru)

Similar Documents

Publication Publication Date Title
US5729702A (en) Multi-level round robin arbitration system
SU840906A1 (ru) Многоканальное устройство приоритета
US4894769A (en) Increased bandwith for multi-processor access of a common resource
SU802964A1 (ru) Устройство приоритета
SU1397914A1 (ru) Многоканальное устройство дл приоритетного подключени абонентов к общей магистрали
SU1042021A1 (ru) Устройство дл приоритетного подключени источников информации к магистрали
SU1434435A1 (ru) Многоканальное устройство дл обработки запросов
SU847320A1 (ru) Устройство приоритета
RU1772803C (ru) Многоканальное устройство приоритета
RU1783537C (ru) Устройство дл подключени источников информации к общей магистрали
SU605215A1 (ru) Устройство приоритета
SU1686443A1 (ru) Многоканальное устройство дл подключени абонентов к общей магистрали
SU1562914A1 (ru) Многоканальное устройство дл подключени абонентов к общей магистрали
SU1522207A1 (ru) Многоканальное устройство дл подключени источников информации к общей магистрали
SU1709312A1 (ru) Многоканальное устройство дл приоритетного подключени абонентов к общей магистрали
SU805313A1 (ru) Устройство приоритета
SU1128254A1 (ru) Устройство приоритета
SU903881A1 (ru) Устройство дл приоритетного управлени
SU493779A1 (ru) Устройство управлени передачей информации цифровой вычислительной машины
SU1166111A1 (ru) Устройство дл подключени источников информации с измен емыми приоритетами к магистрали
SU1495793A1 (ru) Устройство динамического приоритета
SU651335A1 (ru) Устройство дл сопр жени
SU1117638A1 (ru) Устройство дл приоритетного подключени источников информации к магистрали
SU1128257A1 (ru) Многоканальное устройство дл приоритетного подключени источников информации к общей магистрали
SU1495794A1 (ru) Многоканальное устройство приоритета дл обслуживани запросов