(54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ОПОРНОГО СИГНАЛА вым принципом формировани кусочно линейного напр жени . На точность сущёст-i венно вли ют нестабильность источника опорного напр жени и органа сравнени , поцверженность цестабилизируюхйим факторам элементов врем зацающих уртройств. Все это в конечном счете приводит к невысокой точности линеаризации статичес- кой регулировд)чной характеристики тиристорного преобразовател . Цель изобретени - повышение точнос-ти ффмировани опорного сигнала. Цель достигаетс тем, что устройство цл формировани опорного сигнала, содержащее -триггер, S -вход которого соединен с входной шиной, генератор так- говой частоты и св занные с блоком срав нени элемент задержки г врем задающий блок, снабжено элементом U , вычита ющим счетчиком и счетчиком циклов, при- чем пр мой выход -триггера соедине через элемент И с тактсеым входом блока сравнени , выход которого соединен со счетным входом вычитающего счетчика и с входом врем аадающего блока, входна шина соединена с установочным входом вычитающего счетчика, а генератор тактовой частоты соепинен со вторым входом элемента И. Блок сравнени вьшолнен в виде вычитающего счетчика, уста- новочные входы которого соединены с коммутатором, а разр дные выходы подключены к вешифратору. Врем задающее устройство выполнено в виде кольцевых регистров сдвига с объединенными тактовыми входами. iHa фиг. I представлена функциональна схема предлагаемого устройства; на фиг. 2 - временные диаграммы импульсов в различных его цеп х. Устройство содержит S -триггер 1 соединенный S -входом с шиной Вход, а пр мым выходом - со входом элемента И 2, ко второму входу которого подключ на шина тактовой частоты f . Выход элемента И 2 соединен с тактовым входом блока 3 сравнени , выполненного в виде коммутатбра 4, вычитающего счетчика 5 и дешифратора 6. Выход блока 3 сравнени соединен со счетныМи входами вычитающего с ютчика 7 и счетчика 8 циклов, а через элемент 9 задержки с управл ющим входом коммутатора 4, Кроме того вход дешифратора 6 подключен ко вхору врем задающего блока Ю, выполненного в виде кольцевых регистррв II сгавига, тактовые входы коорых соединены между собой, а выходы оединены с входами коммутаторов 4. Устройство работает следующим образом . При переходе напр жени , питающего преобразователь, через нуль по входной шине поступает импульс, устанавливающий триггер 1 в единичное состо ние, а вычитающий счетчик 7 устанавливаетс в исходное состо ние. При этом на бпок 3 сравнени начинают поступать через элемент И 2 импульсы от генератора тактовой частоты, следующие с частотой в исходном состо нии в счетчик 5 было занесено некоторое число N, и когда на него поступит М тактовых импульсов, записанное в счетчике число станет равным О. Это фиксируетс дешифратором 6, который срабатывает и выдает импульс, который уменьшает записанное в счетчике 7 число на единицу, увеличивает записанное в счетчике 5 на единицу, сдви- гает информацию, записанную в врем загдающем блоке 10 на один разр д и через интервал времени, определ емом элементом 9 задержки , разрешает внесение в счетчик 5 нового числа Nr , Число Ni считываетс с выходов регистров 11 сдвига врем задающего блока 10 через коммутатор 4. Очерепной импульс на выходе дешифратора 6 по витс после того, как на вход счетчика 5 поступит М импульсов от генератора тактовой частоты и процесс описанный выше повтор етс . Причем в кольцевых регистрах II сдвига циркулирует код, который при сдвигах разр дов на л -ом шаге обеспечивает поступление на счетчик 5 числа N определ емого соотношением ы. , . i bfoO.f ,sj где ot/ at-ccos число разр дов счетчика 7, m частота сети, питatoщeй тиристйрный преобразователь. Процесс продолжаетс до переполнени счетчика 8, коэффициент пересчета которого выбираетс равным : .t;l()fji-r), где fikf,; - величина нестабильности частоты сети, бпЪ - символ целой части числа. Так например, цл m 8 и Ь,. К 250. Импульс переполнени счетчика 8 устанавливает триггер I в ну1Ь. К этому моменту на выходах верхних разр дов кольцевых регистров сдвига вновь присутствует код Н переписываемый через .врем , определ емое моментом зраержки элемента 9 в счетчик 5. Очередной цикл формировани опорного сигнала начикаетс при поступлении очерерного. импульса по шине Вход, т.е. наличие счетчика 8 с коэффициентом -пересчета К 1 определ ет сужение диапазона регулировани . Однако, реальное умень-15 (54) DEVICE FOR THE FORMATION OF A SUPPORT SIGNAL by the yy principle of forming piecewise linear stress. The accuracy is significantly influenced by the instability of the source of the reference voltage and the reference organ, and the obsolescence of the elements that are cestabilized by the elements of the time of setting up the devices. All this ultimately leads to the low accuracy of the linearization of the static regulation characteristic of the thyristor converter. The purpose of the invention is to improve the accuracy of the reference signal. The goal is achieved by the fact that the device for generating a reference signal, containing a trigger, the S input of which is connected to the input bus, the clock frequency generator, and the delay element g time master unit associated with the comparison unit, is equipped with a U element, which subtracts the counter and a cycle counter, where the direct output of the trigger is connected through the element I to the clock input of the comparison unit, the output of which is connected to the counting input of the subtracting counter and to the time input of the matching unit, the input bus is connected to the installation input of the subtracting counter, and the clock generator soepinen the second input member I. vsholnen unit comparing a subtracter counter usta- novochnye inputs of which are connected with the switch, and The discharge outlets are connected to veshifratoru. The time setting device is made in the form of ring shift registers with integrated clock inputs. iHa FIG. I presents the functional diagram of the proposed device; in fig. 2 - time diagrams of pulses in its various chains. The device contains an S-trigger 1 connected by an S input to a bus Input, and a direct output to the input of an element 2, to the second input of which is connected to a clock frequency bus f. The output of the AND 2 element is connected to the clock input of the comparison unit 3, made in the form of switchboard 4, the subtractive counter 5 and the decoder 6. The output of the comparison unit 3 is connected to the counting inputs of the subtracting from the loop 7 and the counter 8 cycles, and through the delay element 9 to the control the input of the switch 4, In addition, the input of the decoder 6 is connected to the clock, the time of the master unit Yu, made in the form of ring registers II sgaviga, clock inputs coordinate are interconnected, and the outputs are connected to the inputs of the switches 4. The device works as follows m. During the transition of the voltage supplying the converter, an impulse arrives through the input bus through zero, which sets the trigger 1 into one state, and the subtracting counter 7 is reset. At the same time, the bpoc 3 comparisons begin to flow through the element AND 2 pulses from the clock generator, the next with the frequency in the initial state, a certain number N was entered into the counter 5, and when M clock pulses go to it, the number recorded in the counter becomes O This is fixed by the decoder 6, which is triggered and gives a pulse, which reduces the number recorded in the counter 7 by one, increases the one recorded in the counter 5 by one, shifts the information recorded in time to the deciding unit 10 by one bit and The time interval defined by the delay element 9 permits the introduction of a new number Nr into counter 5, the number Ni is read from the outputs of the shift registers 11, the time of the master unit 10 through the switch 4. A crank pulse at the output of the decoder 6 goes after the input of the counter 5 M pulses will arrive from the clock generator and the process described above will be repeated. Moreover, in ring registers of the II shift, a code circulates, which, when shifting the bits in the nth step, ensures that the number 5 of N is determined by the ratio 5. , i bfoO.f, sj where ot / at-ccos the number of bits of the counter 7, m the frequency of the network, feed the thyristor converter. The process continues until the counter overflows 8, the conversion factor of which is chosen to be: .t; l () fji-r), where fikf ,; - the magnitude of the network frequency instability, bb - the symbol of the integer part of a number. So for example, ml m 8 and b ,. K 250. The overflow impulse of counter 8 sets trigger I to well. At this point, at the outputs of the upper bits of the ring shift registers, the H code is again rewritten in terms of time determined by the moment of charge of element 9 in counter 5. The next cycle of the formation of the reference signal begins when the reference signal arrives. pulse bus Input, i.e. the presence of a counter 8 with a K – 1 conversion factor determines the narrowing of the control range. However, the real decrease is 15
шение диапазона регулировани весьма незначительно. Так , 1Гц диапазон регулировани сужаетс на 1, 1,95%, Что соизмеримо с аналогичным воздействием на диапазон регулировани углов коммутации мс цных тиристоров. VThe range of adjustment is very small. Thus, the 1 Hz adjustment range is narrowed by 1, 1.95%, which is commensurate with a similar effect on the range of adjustment of switching angles of ms thyristors. V
Предлагаемое устройство выгодно отличаетс от известных устройств точностью формировани опорного сигнала. Последн при стабильной получаемой с помощью кварцевого генератора частоте IQ определ етс только разр дностью счетчике и регистров. Кроме того, предлагаемое, устройство удобно использовать в системах пр мого цифрового управлени , где величина управл ющего воздействи задаетс от цифрового вычислительного yci ройства ( в частности от Ц AM) в виде цифрового кода.The proposed device favorably differs from the known devices by the accuracy of the formation of the reference signal. The latter, with a stable IQ-derived frequency using a quartz oscillator, is determined only by the counter size and the registers. In addition, the proposed device is convenient to use in direct digital control systems, where the magnitude of the control action is specified from a digital computing device (in particular, from AM) in the form of a digital code.