SU832556A1 - След щий умножитель частоты - Google Patents

Description

(54) СЛЕДЯЩИЙ УМНОЖИТЕЛЬ ЧАСТОТЫ

Изобретение относитс  к автоматик и вычислительной технике и может быт использовано, в частности, в импульсных системах дл  преобразовани  информации, представленной в частотн импульсной форме. Известен умножитель частоты, содержащий блоки перераспределени  и выделени  разности периодов, реверсивный счетчик, преобразователь коднапр жение , делители частоты, генератор управл емой частоты, триггеры, инвертор и элементы И и ИЛИ 1 . Недостаток устройства - пониженна  точность. в Известен также след щий умножител частоты, содержащий измеритель рассогласовани , генератор импульсов, триггер, элемент И, счетчик, реверсивньай счетчик, дешифратор и управл  емые делители частоты 2. Недостаток этого устройства - низкое быстродействие за счет значительного времени отработки больших приращений входной частоты. Наиболее близким к предлагаемому  вл етс  след щий умножитель частоты содержащий измеритель рассогласовани  первый вход которого подключен к пер вому импульсному входу блока коррекции и к шине ввода умножаемой частоты , а выходы - к входам модул  и знака рассогласовани  блока управлени , соединенного входом коррекции с выходом блока коррекции, входом опорной частоты - с выходом генератора импульсов, а выходами - с управл ющими входами первого управл емого делител  частоты и с кодовыми входами блока коррекции, подключенного вторым импульсным входом к выходу генератора импульров и к сигнальному входу первого управл емого делител  частоты , выход которого соединен с выходной шиной след щего умножител  частоты и с входом делител  частоты, подключенного выходом к второму входу измерител  рассогласовани . .Блок управлени  содержит элемент.И и реверсивный счетчик, выходы которого  вл ютс  выходами блока управлени , вход управлени  реверсом - входом знака рассогласовани  блока управлени , а счетный вход подключен к выходу элемента и, первый, второй и третий входы которого соответственно  вл ютс  входом коррекции, входом опорной частоты и входом модул  рассогласовани  блока управлени . Блок коррекции содержит триггер и счетчик,

подключенный выходом переполнени  к первому входу триггера, второй вход которого соединен с входом управлени  установкой кода счетчика и  вл етс  первым импульсным входом блок коррекции, а выход триггера  вл етс  рыходом блока коррекции, установочные входы счетчика - кодовыми входам блока коррекции 3,

Недостаток устройства - низкое быстродействие, обусловленное значительным временем отработки больших приращений умножаемой частоты.

Цель, изобретени  - повышение быстродействи .

С этой целью в след щий умножител частоты, содержащий измеритель рассогласовани , первый вход которого подключен к первому импульсному вход блока коррекции и к шине ввода умножаемой частоты, а выходы - к входам модул  и знака рассогласовани  блока управлени , соединенного входом коррекции с выходом блока коррекции, входом опорной частоты - с выходом генератора импульсов, а выходами с управл ющими входами первого управл емого делител  частоты и с кодовыми входами блока коррекции, подключенного вторым импульсным входом к выходу ге.нератора импульсов и к сигнальному входу первого управл емого делител  частоты, выход которого соединен с выходной шиной след щего умножител  частоты, дополнительно введены блок уставки управлени  и второй управл емый делитель частоты , подключенный сигнальным входом к выходу первого управл емого делител  частоты, управл ющими входами - к шине ввода кода коэффициента умножени  и к кодовым выходам блока уставки управлени ,а выходом-к второму входу измерител  рассогласовани , причем блок уставки управлени  соединен первым импульсным входом с шиной ввода умножаемой частоты вторым импульсным входом - с выходом генератора импульсов, а выходами с входами кода уставки блока управлени .

Блок уставки управлени  содержит управл емый делитель частоты, подключенный выходом к счетному входу счетчика, соединенного входом обнулени  с выходом элемента задержки, входом управлени  считыванием - с входом элемента задержки,а выходамис входами регистра, выходы которого  вл ютс  выходами блока управлени , причем вход, элемента задержки и сигнальный вход управл емого делител  частоты  вл ютс  соответственно первым и вторым импульсными входами блока уставки управлени , а упрайл ющие входы управл емого делител  ча ,стоты - кодовыми входами блока ус-, тавки управлени .

На фиг. 1 показана блок-схема след щего умножител  частоты; на фиг. 2 - структурна  схема блока уставки управлени ; на фиг. 3 - то же, блока коррекции и блока управлени .

След щий умножитель частоты содержит измеритель 1 рассогласовани , первый вход которого подключен к первому импульсному входу блока 2 коррекции и к шине 3 ввода умножае .мой частоты, а выходы - к входам модул  и знака рассогласовани  блока 4 управлени .

Блок 4 управлени  соединен входом коррекции с выходом блока 2 коррекции , входом опорной частоты - с выходом генератора 5 импульсов,а выходами - с управл ющими входами первого управл емого делител  б частоты и с кодовыми входами блока 2 коррекции, подключенного вторым импульсным входом к выходу генератора 5 импульсов к сигнальному входу первого управл емого делител  6 частоты. Выход делител  частоты 6 соединен с выходной шиной 7 след щего умножител  частоты и с сигнальным входом второго управл емого делител  8 частоты, подключенного управл ющими входами к шине 9 ввода кода коэффициента умножени  и к кодовым входам блока 10 уставки управлени  , а выходом к второму входу измерител  1 рассогласовани . Блок. 10 уставки управлени  соединен первым импульсным входом с шиной 3 ввода умножаемой частоты, вторым импульсным входом - с выходом генератора 5 импульсов , а выходами - с входами кода уставки блока 4 управлени . Блок 10 уставки управлени  содержит управл емый делитель 11 частоты, подключенный выходом к счетному входу счетчика 12, соединенного входом обнулени с выходом элемента 13 задержки, входом управлени  считыванием - с входом элемента 13 задержки, а выходами - с входами регистра 14, выходы которого  вл етс  выходами блока 10 Вход элемента 13 задержки и сигнальный вход делител  11  вл ютс  соответственно первым и вторым входами блока 10, а управл ющие входы делител  11 - кодовыми входами блока 10 Ълок 2 коррекции содержит триггер

15 и счетчик 16, подключенныйвыходом переполнени  к первому входу триггера 15. Второй триггера

15соединен с входомуправлени  установкой кода счетчика и  вл етс  первым импульсным входом блока 2,

а выход триггера 15  вл етс  выходом блока 2. Счетный вход счетчика

16 вл етс  вторым импульсным входом блока 2, а установочные входы счетчика 16 - кодовыми входами блока 2. Блок 4 управлени  содержит элемент И

17и реверсивный счетчик 18,выходьт кторого  вл ютс  выходами блока 4.Вхо управлени  реверсом счетчика 16  вл  етс  входом знака рассогласовани  бл ка 4.Счетный, вход счетчика 18 подклю чен к выходу элемента И 17 ,-первый,вт рой и третий входы которого соответс венно  вл ютс  входом коррекции,входом опорной частоты и входом модул  рассогласовани  блока 4. Установочные входы счетчика 18  вл ютс  входами кода уставки блока 4. Приведенна  структура блока 2 коррекции, бло ка 4 управлени  и блока 10 уставки управлени   вл ютс  наиболее простыми . Блок 4 управлени  может быть реализован как асинхронный автомат управлени  и как блок с микропрограммным управлением (с использовани микропроцессоров). При этом могут быть реализованы различные законы управлени  (пропорционально-диффере циальный, пропорционально-интеграль но-дефференциальный и т.п.). Выбор закона управлени  и его техническую реализацию в блоке 4 целесообразно осуществл ть в зависимости от апрйор ной информации о диапазонах изменени умножаемой частоты и кода коэффициен та умножени ,а также от желаемых дин мических характеристик устройства. При этом соответственно может видоизмен тьс  характер реализации блока 2 коррекции, предназначенного дл  формировани  корректирующего во действи  на блок 4 с целью линеаризации выходной характеристики след  щего умножител  частоты, и блока 10 уставки управлени , предназначенног дл  формировани  кода уставки дл  блока 4, т.е. оцорного сигнала, по отношению к которому должна формиро ватьс  динамическа  добавка с соответствующим знаком. След щий умножитель частоты рабо тает следующим образом. . Коэффициент умножени  m вводитс  с шины 9 умножител  в виде обратного кода М на кодовые входы блока 10 и управл ющие входы JBTOporo делител  8 частоты. Импульсы опорной частоты fj поступают на сигнальный вход первого делител  6, на выходе которого формируетс  выходна  часто та по выражению вида р , fp SbixiVN где N - код на выходах блока 4 управлени ; п - количество разр дов делител . , J. Полученна  выходна  частота пересчитываетс  к входной частоте умножи л  по цепи импульсной отрицательной оСратйой св зи с помощью делител  8 частоты в виде г E&hiv где к - количество разр дов делител  8, и поступает на второй вход измерител  1 рассогласовани , на первый вход которого с шины 3 подаетс  умножаема  частота f . Измеритель 1 рассогласовани  определ ет модуль л t и знак sign дР рассогласовани  этих частот, а именно: , (,). Таким образом, в измерителе 1 реализуетс  режим непосредственного сравнени  частот f f , причем дл  исключени  возможных автоколебаний в след щем умножителе частоты измеритель 1 должен иметь соответствующую зону нечувствительности дл  малых величин At. Если же в составе измерител  1 используетс  реверсивный регистр, то.может быть реализован режим непосредственного сравнени  частот импульсов и f. , при этом до сравнени  частот осуществл етс  их интегральное накопление на скольз щем временном интервале. В данном случае ухудшаетс  быстродействие след щего умножител , но возрастает коэффициент сглаживани  {т.е. увеличиваетс  помехоустойчивость ) . Блок 4 управлени , в соответствии с поступающими на его входы сигналами , осуществл ет формирование управл ющего кода N дл  делител  6 частоты . При этом блок 10 формирует дл  блока 4 код уставки управлени  Nol и работает следующим образом. Импульсы опорной частоты генератора 5 в блоке 10 дел тс  делителем 11 в соответствии с кодом, поступающим с шины 9, и затем подсчитываютс  в счетчике 12 на интервалах времени t, :yrJ, задаваемых по первому импульсТ10му входу блока 10. Накапливаемый код ° (a -rwii, где k - количе1;хао разр дов делител  11, равное разр дности делител  8. Каждым импульсом входной умножаемой частоты код Nn переписываетс  В регистр 14, после чего счетчик 12 бнул етс  через элемент 13 задержки. выхода регистра 14 снимаетс  искоый обратный код N(j , коорый представл ет собой код уставки лока 4 управлени . Блоком управлени  4 обеспечивает  реализации выражени  , де AN - динамическа  добавка, знак приращени  которой соответствует знаку рассогласовани  д Р.

Величина лН равна количеству импульсов , поступивших через элемент И 17 блока 4 управлени  на счетный вход реверсивного счетчика 18 за врем 

A-b A-t--r(fg), где T(tg) - врем , определ емое бло ком 2 коррел ции. Блок 2 коррекции, осуществл ющий коррекцию блока 4 управлени , позвол ет линес1ризЬвать выходную характеристику след щего умножител  (нелинейность которого обусловлена- нелинейностью характеристики первого управл емого делител  б частоты. При в области низких входных частот fg ,а также при малых значени х коэффициента умножени  m корректирующее воздействие на блок 4 управлени  незначительно и оно возрастает с ростом fa и m , Блок 2 коррекции работает следующим образом . На установочные входы счетчика 16 блока 2 поступает код N.(e) (где S - старшие разр ды этого кода с выходов блока 4 управлени . В зависимости от N и fgy ,поступающей на второй вход триггера 15 (вход установки триггера в единичное состо ние ) , формируетс  импульс переполнени  счетчика 16, определ ющий длител ность заполнени  счетчика 16 импульсами опорной частоты, начина  от момента установки в счетчике 16 кода N(P). Импульс переполнени  возвраща ет триггер 15 по его первому входу в исходное обнуленное состо ние. Таким образом длительность импульса коррекции на выходе триггера 15 рав t -iiM где L - емкость счетчика 16. . Выходной сигнал триггера 15 и по ступает на вход коррекции блока 4 управлени . Таким образом, блок 2 коррекции осуществл ет ограничение сверху при динамическом регулировании кода N в блоке 4 управлени . Сформированный код N с выходов блок 4 поступает на управл ющие входы делител  6 частоты. В установившемс состо нии частота на выходной.шине устройства с точностью до статической ошибки равна Fgbix m fg , где m . Следует отметить, что в устройст с помощью блоков 2,4 и 10 образуетс сочетание двух контуров регулировани : первого - дл  грубого умножени частоты, второго - дл  точного умно жени  частоты. Такое сочетание по сравнению с известными устройствами позвол ет значительно уменьшить вре м  отработки больших приращений вхо ной умножаемой частоты в широком ди

Claims (3)

1. пазр е изменени  fg и m без ухудшени  других характеристик. При этом аппаратурные затраты увеличиваютс  незначительно (приблизительно на Ю20% ) . Формула изобретени  1.След щий умножитель частоты, содержащий измеритель рассогласовани , первый вход которого подключен к первому импульсному входу блока коррекции и к шине ввода умножаемой частоты , а выходы - к входам модул  и знака рассогласовани  блока управлени , соединенного входом коррекции с выходом блока коррекции,входом опорной частоты - с выходом генератора импульсов , а выходами - с управл ющими входами первого управл емого делител  частоты и с кодовыми входами блока коррекции, подключенного вторым импульсным входом к выходу генератора импульсов и к сигнальному входу первого управл емого делител  частоты , выход которого соединен с выходной шиной след щего умножител  частоты, отличающийс  тем, что, с целью повышени  быстродействи , в него дополнительно введены блок уставки управлени  и второй управл емый делитель частоты, подключенный сигнальным входом к выходу первого управл емого делител  частоты, управл ющими входами - к шине ввода кода коэффициента умножени  и кодовым входам блока- уставки управлени , а выходом - к второму входу измерител  рассогласовани , причем блок уставки управлени  соединен первым импульсньли входом с шиной ввода умножаемой частоты , вторым импульсным входом - с выходом генератора импульсов, а выходами - с входами кода уставки блока управлени . 2.Умножитель по п. 1, о т л и чающийс   тем, что блок уставки управлени  содержит управл емый делитель частоты, подключенный выходом к счетному входу счетчиКа, соединенного входом обнулени  с выходом элемента задержки, входом управлени  считыванием - с выходом элемента задержки,а выходами - входами регистра , выходы которого  вл ютс  выходами блока уставки управлени ,причем вход элемента задержки и сигнальный вход управл емого делит.ел  частоты  вл ютс  соответственно первым и вторым импульсными входами блока уставки управлени , а управл ющие входы управл емого делител  частоты - кодовыми входами блока уставки управлени . Источники информации, прин тые SBC внимание при экспертизе 1. Авторское свидетельство СССР 475620, кл. G 06 F 7/39, 1971.
2. 2. Авторское свидетельство СССР по за вке kf 2678271/18-24, кл. G 06 G 7/16, 1978.
3. 3. Авторское свидетельство СССР по за вке № 2540227/18-24, кл. G 06 F 7/52, 1977 (прототип).

   Фиг.2