SU824223A1 - Множительное устройств - Google Patents

Description

{54} МНОЖИТЕЛЬНОЕ УСТРОЙСТВО

-

Изобретение относитс  к электрическим вычислительным устройствам, вьтолн ющим операцию умножени  с использованием логарифмического преобразовани  сигналов, и может быть использовано в аналоговых вычислительных , машинах.

Известно устройство умножени  двух сигналов, содержащее ключи, логарифмирующие элементы, сумматор, блок потенцировани , блок управлени  1 .

Однако это устройство обладает малой точностью работы.

Наиболее близким к предлагаемому  вл етс  множительное устройство, содержсодее первый операционный усилитель , к инвертирующему входу которого подключен один вывод элемента с нелинейной характеристикой, первый к второй ключи, первые выводы -которых присоединены соответственно к первому и второму входам устройства ., а вторые выводы соединены, второй операционный усилитель, между инвертирующим входом и выходом которого включен масштабный резистор обратной св зи, инвертирующий неинвэртирующий вхо-ды второго операционного усилител  соединены через последовательно включенные первый и второй масштабные

резисторы, неинвертирующий вход второго операционного усилител  через третий KJB04 присоединен к шине нулевого потенциала/ усредн ющий фильтр, выход которого  вл етс  ваходом устройства Г2}.

Недостатком этого устройства  вл етс  сравнительно больша  погрешность преобразовани  сигналов, т.е. мала  точность работы.

Цель изобретени  - повышение точности работы устройства.

Поставленна  цель достигаетс  тем что в множительное устройство введены элемент пам ти, источник опорного напр жени , четвертый, п тый, шестой седьмой, восьмой, дев тый, дес тый ключи и первый и второй дополнительные масштабные резисторы, причем выход первого операционного усилител  соединен с первыми выводами четвертого , п того и шестого ключей, второ вывод четвертого ключа подключен ко второму выводу элемента с нелинейной характеристикой, выход источника опоных напр жений через седьмой ключ соединен со вторым выводом второго ключа и первым выводом первого дополнительного масштабного резистора, второй вывод которого подключен к инвертирующему входу первого операци онного усилител  и первому вызводу второго дополнительного масштабного резистора, второй вывод которого соединен со вторым выводом п того ключа, а через дес тый ключ присоеди ней ко входу усредн ющего фильтра, второй вывод шестого ключа подключен ко второму выводу первого масштабног резистора, выход второго операционного усилител  соединен со входом зл мента пам ти, выход которого через восьмой, ключ подключен к шине нулево го потенциала, а через дев тый ключ присоединен ко второму выводу элемента с нелинейной характеристикой, неинвертирующий вход первого операционного усилител  соединен с шиной нулевого потенциала. На чертеже изображена схема множительного устройства. Устройство содержит первый-дес тый ключи 1-10, источник 11 опорного напр жени , первый и второй дополнительные масштабные резисторы 12 и 1 элементы 14 с нелинейной характеристикой , первый операционный усилитель 15, первый и второй масштабные резисторы 15 и 17, масштабный резистор 18 обратной св зи, второй операционный усилитель 19, элемент 20 пам ти усредн ющий фильтр 21, шину 22 нулевого потенциала, первый и второй вхо да 23 и 24 устройства. Цикл работы множительного устройства состоит из двух режимов работы первого операционного усилител  15. В первом режиме четвертый и шесто ключи замкнуты, третий, п тый, восьмой , дев тый и дес тый ключи 3, 5 и 8-10 разомкнуты. Первый операционный усилитель 15 совместно с элементом 14 в цепи обратной св эн работает в режиме логарифмировани . Первый, второй и седьмой ключи 1, 2 и 7 поочередно коммутируютс  управл ющими импульсами, сдвинутыми во времени друг относительно друга на величину длительности одного импульса . При этом аналоговые напр жени  посто нного тока, поступающие с первого и второго входов 23 к 24 к от -источника 11 опорного напр жени  (равно операционной единице) на входы первого, второго и седьмого ключей 1, 2 и 7, преобразуютс  на их вы :ходах в импульсные, и через первый дополнительный масштабный резистор .12 ,прдаютс  на инвертирующий вход .первого операционного усилител  15, логарифмируютс  и через первый и второй масштабные резисторы .16   17 поступают на входы второго операцион ного усилител  19. Поскольку третий ключ 3 работает синхронно с седьмым ключом 7 и первый, второй и седьмой ключи 1, 2 и 7 управл ютс  сдвину ,тыми во времени импульсами, то во В1}ем  коммутации первого и второго ключей 1 и 2 третий ключ 3 разомкнут,) второй операционный усилитель 19 работает в режиме повторител  и на выходе выдает синфазные с в}Л дными импульсы напр жений, амплитуды которых сббтветственно пропорциональны логарифмам от- величин входных напр жений устройства. Когда замкнуты седьмой и третий ключи 7 и 3, вто рой операционный усилитель 19 работает в режиме инвертора, на выходе jKOTOporo формируетс  импульс напр жени , амплитуда которого пропорциональна величине сигнала источника 11 опорного напр жени . Таким образом, к концу режима логарифмировани  на элементе 20 пам ти накапливаетс-  напр жение, амплитуда которого пропорциональна , №Ven{4«)-(3iw)) где q - зар д электрона; К - посто нна  Больцмана; Т - абсолютна  температура; DQ- неуправл емый ток (ток насыщени ) р-п перехода диода как элемента с Оелинейной характеристикой; R - сопротивление резисторов; х,у - сигналы на первом и втором входах 23 и 24. Во втором режиме работы п тый, дев тый и дес тый ключи 5, 9 и 10 замкнуты, остальные - разомкнуты. Первый операционный усилитель 15 совместно с элементом 14 с нелинейной характеристикой и вторым дополнительным масштабным резистором 13 работает в режиме антилогарифмировани . Напр жение, хранимое в элементе 20 пам ти, через замкнутый дев тый ключ 9 прикладываетс  к элементу 14 с нелинейной характеристикой. При этом на выходе первого операционного усилител  15 формируетс  импульс, амплитуда которого пропорциональна произведению сигналов на первом и втором входах 23 и 24. Затем замыкаетс  восьмой ключ 8 и происходит обнуление элемента 20 пам ти и множительное устройство готово к повторному циклу. Таким образом, на выходе замкнутого во втором режиме дес того ключа 10 формируетс  последовательность импульсов , подаваема  на усредн ющий фильтр 21. На его выходе получаетс  аналоговое напр жение, пропорциональноепроизведению сигналов на первом и втором входах 23 и 24. В предлагаемом множительном устройстве повышена точность работы, так как процессы логарифмировани  и антилогарифмировани  осуществл ютс  одними и теми же функциональными блоками .

Claims (1)

1. Формула изобретения

   Множительное устройство, содержащее первый операционный усилитель, к инвертирующему входу которого подключен один вывод элемента с .нелинейной характеристикой, первый и вто рой ключи,первые выводы которых присоединены соответственно к первому и второму входам устройства, а вторые выводы соединены, второй операционный усилитель, между инвертирующим входом и выходом которого включен масштабный резистор обратной связи, инвертирующий и неинвертирующий' входы второго операционного усили теля соединены через последовательно включенные первый и второй масштабные резисторы, неинвертирующий вход второго операционного усилителя через третий ключ присоединен к шине нулевого потенциала, усредняющий фильтр, .выход которого является выходом устройства, отличающееся тем, что, с целью повышения точности работы, в него введены элемент памяти, источник Опорного напряжения, четвертый, пятый, шестой, седьмой, восьмой, девятый, десятый ключи и первый и второй дополнительные масштабные резисторы, причем выход первого операционного усилителя соединен с первыми выводами четвертого, пятого и шестого ключей, второй вывод четвертого ключа подключен ко второму выводу элемента с нелинейной характеристикой, выход источника опорных напряжений через_ιседьмой ключ соединен со вторым выводом второго ключа и первым выводом первого дополнительного масштабного резистора, второй вывод которого подключен к инвертирующему входу первого операционного усилителя и первому выводу второго дополнительного масштабного резистора, второй вывод которого соединен со вторым выводом пятого ключа, а через десятый ключ присоединен ко входу усредняющего фильтра, второй вывод шестого ключа подключен ко 15 второму выводу Первого масштабного резистора, выход второго операционного усилителя соединен со входом элемента памяти, выход которого через восьмой ключ подключен к шине 2Q нулевого потенциала, а через девятый ключ присоединен ко второму выводу элемента с (нелинейной характеристикой, неинвертирующий вход первого операционного усилителя соедиус йене шиной нулевого потенциала.