SU824219A1 - Коррел ционный измеритель временизАпАздыВАНи - Google Patents

Description

1

Изобретение относитс  к устройствам дл  определени  времени запаздывани  по положению максимума взаимнокоррел ционной функции и может использоватьс  в системах автоматического управлени , измерительной аппаратуре и т.п. объектах.

Известен коррел ционный измеритель времени запаздывани , содержа щий блок управлени , блок задержки, первый и второй блоки умножени , первый и второй блоки усреднени  и блок вычитани , первый и второй входы и выход которого соединены соответственно с выходами первого и второго блоков усреднени  и входом блока управлени , выход которого соединен с управл ющим входом блока задержки, информационный вход которого соедине с первым входом устройства, второй вход которого соединен с первыми входами блоков умножени ,вторые входы которых соединены с выходами блока задержки, а выходы блоков умножени  соединены с входами соответствующих блоков усреднени  tl .

Недостатком,, коррел ционного измерител  времени запаздывани   вл етс  невозможность обнаружени  глобально-го максимума, что может привести к

ошибочному определению времени запаздывани . Действительно, если входные сигналы имеют колебательный характер, то их функци  взаимной коррел ции

также имеет несколько максимумов, причем истинному времени запаздывани  соответствует положение глобального максимума, в то врем  как известное устройство зафиксирует в. качестве

максимума соответствующего времени запаздывани  первый из встретившихс  при настройке.

Наиболее близким к предлагаемому по технической сущности  вл етс  коррел ционный измеритель, содержащий блок регистров, входы и выходы которых соединены с входами и выходами ключей, три блока перемножителей, первые входы которых соединены с трем  иоследаими выходами блока регистров/а выхода блоков перемножителей соединены с входами блоков интегрировани , выходы которых соединены с входами блока элементов и, выходы коВТОРОГО соединены с первыми входами

ксилпараторов, выходы которых соединеиы с входами элементов И, выход кото4 юго соедниен с первыми входами триг геров , выхода которых через вспомогательные элементы И соединены с входами первого и второго сметчиков, вторые входы вспомогательных элементов И соединены с выходами соответс .твенно первого и второго элементов ИЛИ, входы которых соединены с выходами линий задержки,входы которых со дивены с выходом генератора,а дополнительные выходы с входами третьего элемента ИЛИ,выход которогб соединен с управл ющим входом блока элементов И, а вход блока регистров и вторые входы блоков перемножит ел ей соединены соответственно с первым и вторым входами устройства 2.

Недостатком известного коррел ционного измерител  времени запаздывани   вл етс  невозможность определен-н  положени  глобального максимума функции взаимной коррел ции, а следовательно низка  достоверность получаемой оценки времени запаздывани .

Цель изобретени  - повышение достоверности получаемой оценки времени запаздывани .

Поставленна  цель достигаетс  тем что в коррел ционный измеритель , времени запаздывани , содержащий первый и второй аналого-цифровые преобразователи , информационные входы которых  вл ютс  соответственно первьш и вторым входами измерител , п ть коммутаторов, первый и второй счетчики , первый элемент И, генератор импульсов , элемент ИЛИ, блок элементов И, первый и второй компараторы, два триггера, инверсный выход первого триггера подключен к управл ющему входу первого коммутатора, информационный вход которого подключен к выходу первого аналого-цифрового преобразовател  выход коммутатора соединен с информационным входом первого коммутатора и первым входом блока умножени , выход которого подключен к первому входу сумматора, введены второй блок регистров, второй элемент И, блок формировани  начала поиска, блок исключени  импульсов, делитель частоты, третий кьмпаратор, три регистра, управл ющие входы аналого-цифровых Преобразователей соединены с выходом первого элемента И, первый вход которого подключен к пр мому входу первого триггера, информационный вход второго коммутатора соединен с выходом второго аналогоцифрового преобразовател , выходы первого и второго блока регистров подключены ко вторым входам соответственно первого и второго коммутаторов , выход второго коммутатора соединен с первым входом блока элементов И, второй вход которого объединен с управл ющим входом третьего коммутатора и подключен к пр мому выходу второго триггера, информационные , входы третьего коммутатора подключены к соответствующим выходам второго

блока {регистров и к первому входу блока формировани  начала поиска, выход третьего коммутатора соединен с первым входом элемента ИЛИ, второй вход которого подключен к выходу блока элементов И, а выход элемента ИЛИ соединен со в торым входом блока умножени , вход второго блока регистров подключен к выходу блока исключени  импульса, выход генератора импульсов подключен ко входу делител  частоты и к первому входу четвертого коммутатора, второй вход которого соединен с выходом делител  частоты, второй вход четвертого коммутатора объединен с третьим входом второго коммутатора .и подключен к инверсно выходу первого триггера, выход четвертого коммутатора подключен к счетному входу первого счетчика , к первому входу блока исключени  импульса и ко второму входу первого элемента И, выход первого счетчика соединен со счетным входом второго счетчика, со вторым входом блока исключени  импульса, с первым входом первого триггера, с первым входом первого коммутатора, со вторым входо сумматора,.установочный вход второго счетчика соединен с первым выходом блока формировани  начала поиска, первый выход второго счетчика подключен к первому входу п того коммутатора , второй выход второго счетчика соединен со входом первого регистра и вторым входом п того коммутатора, третий вход которого подключен -ко второму.выходу блока формировани  начала поиска, выход п того коммутатора соединен с первым входом второго триггера, с первым входом второго регистра, со вторым входом первого триггера, с первым входом второго, коммутатора и с первЕлм входом третьего регистра, второй вхол первого регистра объединен с вторим входом третьего регистра и подключен к выходу первого компаратора, третий вхо которого соединен с выходом сумматор а выход подключен ко второму входу первого компаратора, третий вхо.ц которого соединен с выходом сумматора, выход втсфого.регистра подключен ко входу блока формировани  н-:чала поиска , управл ющий вход сумматора, подключен к выходу второго элемента И, первый вход которого соединен с пр мым выходом второго триггера, а второй - с выходом третьего когшутатора входы которого соединены соответственно со вторым выходом первого счет чика и с выходсм блока формировани  начала поиска, входы начальной установки делител  частоты счетчиков ,п: того коммутатора,трех регистров,первого и второго блоков регистров ,сумматора второго компаратора, третий вход первого триггера и второй вход второго триггера объединены и подключены

К третьему входу коррел ционного из-. ;мерител .

При этом блок формировани  начала поиска содержит блок посто нной пам ти , сумматор и блок вычитани , вход блока формировани  начала поиска соединен с первыми входами сумматора и блока вычитани , вторые входда которых подключены соответственно к первому и второму выходам блока посто нной пам ти, выходы сумматора и блока вычитани   вл ютс  соответственно-первым и вторым выходами, блока Формировани  начала поиска.

,На фиг. 1 показана структурна  схема коррел ционного измерител / на фиг. 2 - схема блока формировани  начала поиска.

Коррел ционный измеритель времени запаздывани  содержит первый 1 и второй 2 аналого-ц фровые преоб- разователи, первый - п тый 3-7 коммутаторы, первый 8 и второй 9 блоки регистров, блок 10 умножени , сумматор 11, компараторы 12-14, регистры 15 и 16, элемент ИЛИ 17, -элемент И 18, блок элементов И 19, первый 20 и второй 21 Триггеры, третий регистр 22, блок, .23 ормировани  начала поиска , блок 24 исключени  импульса, генератор 25, делитель 26 частоты, первый 27 и второй 28 счетчики и элемент И 29.

Инверсный выход первого триггера 20 соединен с управл ющим входом первого коммутатора 3, выход которого соединен с информационным входом первого блока 8 регистров, выход блока 10 умножени  соединен с информационным входЬм блока 11 суммировани , а пр мой выход второго триггера 21 соединен с управл ющим Входом третьего коммутатора 5. Информационные входы первого и второго аналого-цифровых преобразов,ателей 1 и 2 соединены соответственно с первым 30 и , вторым 31 входами устройства, тактовые входы аналого-цифровых преобразователей 1 и 2 соединены с выходом элемента И 29, первый вход которого соединен с пр мым выходом первого триггера 20, инверсный выход которого соединен с управл ющими входами второго 4 и четвертого 6 коммутаторов, первый вход четвертого коммутатора 6 соединен с выходом делител  26, тактовый вход которого соединен с выходом генератора 25 и вторьм входом четвертого коммутатора 6, выход Которого соединен с тактовым входом первого счетчика 27, первым входом блока 24 исключени  импульса, -вторым входом элемента И 29 и тактовым входом блока 8 регистров,выход кото-, рого соединен с первым входом первого коммутатора 3, второй вход которого соединен с- выходом первого анаого-цифрового преобразовател  1, выход первого коммутатора 3 соединен с первым входом блока 10 умножени , второй вход которого соединен с выходом блока элементов ИЛИ 17, первый вход которого соединен с выходом блока элементов И 19, информационный вход которого соединен с 5 выходом второго коммутатора 4 и информационным входом второго блока 9 регистров, информационный выход которого соединен с первым входом второго коммутатора 4, второй вход

0 которого соединен с выходом второго аналого-цифрового преобразовател  2, второй вход блока элементов ИЛИ 17 соединен с -выходом третьего коммутатора 5, yпpaвл ющиJй вход котороs г-О соединен с управл ющим входом блока элементов И 18, коммутационные входы третьего коммутатора соединены с выходом блока 23 формировани  .начала поиска, первыми входами

Q дополнительного компаратора 14 и входами установки второго счетчика 28, тактовый вход которого соединен с выходом переноса первого счетчика, выход которого соединен с вторым входом дополнительного компаратора 14,

5 вйход которого соединен с первым входом элемента И 18, второй вход и выход которого соединены соответственно с управл ющим входом блока элементов И и тактовым входом блока

0 суммированм , импульсный вход сброса которого соединен с тактовым входом первого компаратора 12, входом сброса первого триггера 20 , вторым входом блока 24 исключени  импульса

5 сИ выходом переноса первого счетчика .27 вход сброса которого соединен с входом 32 запуска устройства,входами сброса первого 8 и второго 9 блоков регистров, делител  26, второго счетчика 28, второго триггера 21,

первого регистра 15, сумматор 11 и первым входом установки первого триггера 20,а также с установочным входом п того коммутатора 7, выход которого соединен с установочным входом в,торого триггера 21, вторым установочным входом первого триггера 20, тактовым входом второго компаратора 13, дополнительным входом сброса пер-вого регистра, а также с разрешающим

Q входом треть,его регистра 22, выход которого соединен с входом блока 24 формировани  начала поиска, дополн1|тельный в№сод которого соединен с первым входом второго компаратора и управл ющим входом п того компаратгра

5 7, 11ераьЕй информационный вход которого соединен с выходом переноса второго счетчика, выход которого соединен с вторым информационным входом п того коммутатора 7, и информационным входом второго регистра 16, первый и второй выходы которого соединены соответственно с информационным входом третьего регистра 22 и вторым

ВХОДОМ второго компаратора 13, выход

Claims (2)

1. 5 которого соединен с входом сброса первого регистра, информационный вхо которого соединен с выходом cy лмaтoра 11 и первым входом первого компар тора 12, второй вход которого соедииен с выходом первого регистра, вход записи соединен с входом записи второго регистра 16 и выходом первого компаратора 12, выход блока исключени  импульса; соединен с тактовым входом второго блока 9 регистров , вспомогательные : выходы которого соединены с информационными входами треть его коммут атора о Блок 33 посто нной пам ти (БПП) вход щий в состав блока формировани  начала поиска, соединен с сумматором 34 и блоком 35 вычитани . Причем в качестве БПП могут быть использованы ключи, из которых предварительно набираетс  требуемый кол Коррел ционнЕлй измеритель времени запаздывани  работает следующим образом . Перед началом работы на вход 32 установки подаетс  сигнал, обеспечивающий установку устройства в исходное состо ние. При этом обеспечиваетс  очистка регистра 15, очист .ка первого 8 и второго 9 блоков регистров , сброс в нулевое состо ние делител  26, первого 27 и второго 28 счетчиков, установка з исходное состо ние п того коммутатора 7, сбро в нулевое состо ние, второго триггера 21 и сумматора 11, а также установка в единичное состо ние первого триггера 20, единичный логический сигнал с пр мого выхода которого подаетс  на вход элемента И 29, На вто рой вход этого элемента подаютс  импульсы с выхода ко-мг-г/татора 6, сос то ние которого опрецелнетс  состо нием первого триггера 20. В исходном положении этот триггер, как уже отме чалось, находитс  в единичном состо  нии и на выход ком1 1утатора подаютс  импульсы с выхода делител  с частотой , характеризующей дискретность входных сигналов в реальном масштабе времени. Эти импульсы проход т через элемент И 29 на тактовые входы аналого-цифровых Преобразователей 1 и 2, которые обеспечивают преобразование входных сигналов в соответствующие цифровые эквиваленты, которые последовательно ввод тс  через первый 3 и второй 4 коммутаторы соответственно в первый 8 и второй 9 бло ки регистров. Одновременно тактовые импульсы с выхода коммутатора б подсчитываютс  первым счетчиком 27 и после его заполнени , что соответствует вводу всей исследуемой реализации , импульсом с его выхода обеспечиваетс  переключение, первого трйг гера 20. При вводе исходных данных .одновременно с записью в блоки регистров , получаемые цифровые оценки подаютс  на блок 10 умножени , результаты умножени  с выхода которого подаютс  на вход блока суммировани  в котором накапливаетс  сумма ароизведенйй входных сигналов в течение реализации. Накопленна  подаётс  на первый компаратор 12 и сравниваетс  с хран щейс  в первом регистре 15 оценкой максимума по переднему фронту сигнала, подаваемого на тактовый вход первого компаратора 12, Если получаема  сумма пtэeвышaeт хран щуюс  в первом регистре 15, то первый крмпаратор 12 формирует на своем выходе сигнал, обеспечивающий запись нового; максимального значени  в первый регистр 15, а также запись во второй регистр Г6 кода зафиксированного к данному моменту времени йторым счетчиком 28. После ввода реализации в блоки 8 и 9 регистрЬв и получени  первой оценки максимума, переключаетс  первый триггер 20, что приводит к переключению коммутаторов 3, 4 и 6. Кроме этого, по импульсу, подаваемому на первый вход блока 24 исключени  импульса обеспечиваетс  исключение первого из подаваемых на его второй вход и проход щих через него на тактовый вход второго блока 9 регистров импульса. Благодар  тому, что после переключени  триггера 20 коммутаторы 3 и 4 переключаютс , обеспечиваетс  циркул ди  информации, записанной в блоках 8 и 9 регистров, причем из-за наличи  исключени  импульса блоком 24 исключени  импульс . через число тактов, равное длине реализации, обеспечиваетс  относительный сдвиг записанной в обоих блоках регистров информации на один такт, что эквивалентно внесению.задержки, равной периоду импульсов генератора 25 умноженному на коэффициент делени  частоты делителем 26, Получаемые сдвинутые реализации перемножаютс  блоком 10 умножени  и результаты суммируютс  и сравниваютс  с содержимым первого регистра 15, Таким образом обеспечиваетс  поиск глобального максимума коррел ционной функции. Дл  этого просматриваетс  перва  реализаци  полностью при всех фиктивныхзначени х задержки от нул  до задержки, равной длительности реализации. После этого на выходе второго счетчика 28 по вл етс , сигнал-, обеспечивающий подключение п того коммутатора 7, выходным сигналом с которого перебрасываетс  в единичное состо ние второй триггер 21, разрешаетс .  функционирование второго компаратора 13 и производитс-  сброс первого регистра 15 и первого блока 8 регистров. Кроме того, обеспечиваетс  переключение первого триггера 20, который переходит в единичное сое-: тр ние и устройство начинаетвводить следующую реализацию. Теперь однако, из-за того, что второй триггер 21 находитс  в единичном логическом сос то нии, обеспечиваетс  считывание информации с вспомогательных выходов В.ТОРОГО блока регистров через третий коммутатор 5 и блок элементов ИЛИ 17 соответствует началу поиска максимума с некоторой задержкой, на заданный интервал, не доход щей до задержки соответствующей максимуму предьщущей реализации, положение которо го зафиксировано в третьем регистре 22. Начало поиска при этом задаетс  блоком формировани  начала поиска, который своими выходами управл ет третьим коммутатором 5, обеспечива  его соответствующую коммутацию. Дополнительный компаратор 14 и злемент И 18 обеспечивают блокирование суммировани  произведений до момента, когда относительный сдвиг во втором блоке регистров достигнет значени соо ветствующего началу поиска максимума. Анализ дискретных значений функции взаимной коррел ции после зтого продолжаетс  до верхней границы поис ка, задаваемой кодом с второго выхода блока .23 фо ировани  начала поис ка, подаваемого на коммутатор 7 и второй корлпаратор 13. Если максимум не будет обнаружен во врем  данного цикла поиска внутри интервала поиска , т.е. ггопадает на границу этой области поиска, сигналом с выхода второго компаратора 13 обеспечиваетс переход к исходному состо нию и снова осуществл етс  поиск глобального максимума. Таким образом, поиск максимума в режиме слежени  осуществл етс  в пределах некоторой окрестности максимума предыдущей реализации, а в ис ходном случае или в случае значитель iHoro смещени  положени  максимума с выходом за область поиска, обеспе чиваетс  поиск глобального максимума что обеспечивает сочетание сравнительно высокой скорости поиска с высокой достоверностью и точностью получени  оценки положени  глобального максимума. Формула изобретени  1. Коррел ционный измеритель времени запаздывани , содержащий первы и второй аналого-цифровые преобразователи , информационные входы которых  вл ютс  соответственно первым и вторым входами измерител , п ть коммутаторов , первый и второй счетчики первый злемент И, генератор импульсов , элемент ИЛИ, блок элементов И-, первый и второй компараторы, два триггера, }1нверсный выход первого триггера подключен к управл ющему входу первого коммутатора, информационный вход которого подключен к выходу первого аналого-цифрового преобразовател , выход коммутатора соединен с информационным входом первого коммутатора и с первым входом блока умножени , выход которого подключен к первому входу сумматора, отличающийс  тем, что, с целью повышени  точности в коррел ционный измеритель введены второй .блок регистров, второй элемент И, блок формировани  начала поиска, блокисключени  импульса, делитель частоты , третий компаратор, три .регистра, управл ющие входы аналого-цифровых преобразователей соединены с выходом первого элемента И, первый, вход которого подключен к пр мому входу первого триггера,Информационный вход второго KOf MyTaTopa соединен с выходом второго аналого-цифрового пресб-, раэовател , выходы первого и второго блока регистров подключены ко вторым входам соответственно первого и второго коммутаторов, выход второго коммутатора соединен с первым входом блока элементов И, второй вход которого объединен с управл ющим входом третьего коммутатора и подключен к пр мому выходу второго триггера, информационные входы третьего коммутатора подключены к.соответствующим выходам второго блока регистров и к первому входу блока формировани  начала поиска , выход третьего коммутатора соединен с первым входом элемента ИЛИ, второй вход которого подключен к выходу блока элементов И, а выход элемента ИЛИ соединен со вторым входом блока умножени ,вход второго блока регистров подключен к выходу блока .исключени  импульса, выход генератора импульсов подключен ко входу делител  частоты и к первому входу четвертого коммутатора, второй вход, которого соединен с выходом делител  частоты, вход четвертого коммутатора объединен с третьим входом второго коммутатора и подключен к инверсному выходу первого триггера , выход четвертого коммутатора подключен к счетному входу первого счетчика, к первому входу блока ис- , ключени  импульса и ко второму входу первого элемента И, выход первого счетчика соединен со счетным входокР второго счетчика, со вторым входом блока исключени  импульса, с первым ВХОДОМ первого триггера, с первым входом первого коммутатора, со вторьм входом сумматора, установочный вход второго счетчика соединен с первым выходом блока формировани  начала поиска, первый выход второго счетчика подключен к первому входу п того коммутатора, второй выход второго счетчика соединен со входом первого регистра и вторым входом п того коммутатора , третий вход которого подключей ко второму выходувблока. формировани  начала поиска, выход п того коммутатора соединен с первым входом второго триггера, с первым вkoдoм вторс го регистра, со вторым входом первого триггера, с первым i входом второго компаратора, с первьгм входом третьего регистра, второй вхо первого регистра объединен со втовходом третьего регистра и подочен к выходу первого компаратора, третий вход которого соединен с БЫКОдом сумматора, а выход подключен ко второму входу  ервого компаратора,третий вход которого соединен с выходом сумматора, выход второго ре- . гистра подключен ко входу блока формировани  начала поиска f. управл ющий вход сумматора подключен к выходу второго элемента И, первый рход которого соединен с пр мым выходом, второго триггера, а второй входс выходом третьего коммутатора, входы которого соединены соответственно со вторым выходом первого счетчика и с выходом блока фор1 «1ровани  начала поиска, входы начальной уа-гановки делител  частоты счетчиков, т того коммутатора, трех регистров,

   первого и BTcJporo регистров, сумматсУра, второго компаратора, третий вход первого триггера и второй вход второго триггера объединены и подключены к третьему входу коррел ционного измерител .
2. 2. Измеритель по п. 1, .о т л и чающийс  тем, что в нем блок формировани  начала поиска содержит блок посто нной пам ти, сумматор и блок вычитани , вход блока формировани  начала поиска соединен с первыми входами сумматора и блока вычитани , вторые входы которых подключены соответственно к первому и v второму выходам блока посто нной па5 м ти, выходы сумматора и блока вычитани  ЯВЛ1ЯЮТСЯ соответственно первым и вторым выходами блока формировани  начала поиска.

   0

   Источники информации, прин тые во внимание, при .экспертизе

   1.Авторское свидетельство СССР № 226959, кл. G 06G 7/19, 1967.

   2.Березин С. А. и Каратаев О. Г. Коррел ционные измерительные устрой5 ства в автоматике. Л, Энерги  , .1976, с. 67.