SU822063A1 - Digital delay meter - Google Patents
Digital delay meter Download PDFInfo
- Publication number
- SU822063A1 SU822063A1 SU792766257A SU2766257A SU822063A1 SU 822063 A1 SU822063 A1 SU 822063A1 SU 792766257 A SU792766257 A SU 792766257A SU 2766257 A SU2766257 A SU 2766257A SU 822063 A1 SU822063 A1 SU 822063A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- delay
- inputs
- key
- synchronizer
- output
- Prior art date
Links
Description
(54) ЦИФРОВОЙ ИЗМЕРИТЕЛЬ ЗАДЕРЖКИ(54) DIGITAL DELAY METER
1- Изобретение относитс к радиоизмерени м , в частности к устройствам измерени времени задержки между дву м узкополосными сигналами, и может быть использовано в радиолокации и гидролокации, а также технике тракторных измерений. Известно устройство дл измерени времени запаздывани между двум сигналами,содержащее многоотводный элемент задержки, М умножителей, под ключенных первыми входами к М отводам-элемента задержки, вторые выходы всех М умножителей объединены, М интеграторов , входы которых подключены к выходам умножителей, а также блок обнаружени , входы которого соединены с соответствующими выходами интеграторов , исследуемые сигналы подаютс на вход многоотводного элемента задёржки и на объединенные М входов умножителей. Указанное устройство фор мирует в каждом своём канале дискретные отсчеты коррел ционного интеграла , расчитанные дл набора фиксированных значений задержек (шаг дискретности , определ етс временным интервалом между соседними отводами элемента задержки). Блок обнаружени путем сравнени отсчетов коррел ционного интеграла находит наиб;ольший из них и таким образом формирует на своем выходе грубую оценку задержки. Достоинством данного устройства вл етс возможность параллельного ов- зора всего априорного диапазона возможных значений задержки, что обеспечивает получение оценок в реальном масштабе времени l . .. Недостатки измерител задержки - . большой аппаратурный объем; низка точность измерений, так как задержка оцениваетс с точностью до дискреты (временного рассто ни между отводами линии задержки). Наиболее близким техническим решением к изобретению вл етс цифровой измеритель задержки, содержащий последовательно соединенные триггер, первый ключ, счетчик,устройство индикации , а также синхронизатор, причем первый выход синхронизатора подключен ко второму управл ющему входу первого ключа, второй выход синхронизатора подключен к управл к аему входу устройства индикации, установочиые, входы триггера соединены с выходами формирователей, входы которых вл ютс сигнальными входами устройства измерени задержки. Достоинствами 1- The invention relates to radio measurements, in particular to devices for measuring the time delay between two narrowband signals, and can be used in radar and sonar, as well as in tractor measurement techniques. A device for measuring the delay time between two signals is known, comprising a multi-tap delay element, M multipliers connected by the first inputs to the M branches of the delay element, the second outputs of all M multipliers are combined, M integrators whose inputs are connected to the outputs of the multipliers, as well as a detection unit The inputs of which are connected to the corresponding outputs of the integrators, the signals under study are fed to the input of the multi-tap element of the delay and to the combined M inputs of the multipliers. In each of its channels, the specified device forms discrete correlation integral samples calculated for a set of fixed delay values (discrete step, determined by the time interval between adjacent latency delays). The detection unit, by comparing the samples of the correlation integral, finds the largest of them and thus forms at its output a rough estimate of the delay. The advantage of this device is the possibility of parallel viewing of the entire a priori range of possible delay values, which provides for obtaining real-time estimates of l. .. Disadvantages delay meter -. large instrumental volume; the accuracy of the measurements is low, since the delay is estimated up to discrete (the time distance between the taps of the delay line). The closest technical solution to the invention is a digital delay meter containing a series-connected trigger, a first key, a counter, an indicating device, and a synchronizer, the first synchronizer output connected to the second control input of the first key, the second synchronizer output connected to the control the input of the display device, which are set, the trigger inputs are connected to the outputs of the drivers, the inputs of which are the signal inputs of the delay measurement device. Merits
стройства вл ютс -малый аппаратурый объем; высокое быстродействие и остаточно высока при значительном ревнииении сигнала над помехой точность измерени 2.The devices are a small hardware volume; high speed and high residual with significant signal over interference, measurement accuracy 2.
Недостаток данного измерител езкое ухудшение точностей измерений и омещенке оценок задержки при низких тношени х сигнал/шум, когда имеют есто аномальные ошибки регистрации нуль (пересечений) моментов перехода фронтов напр жений ограниченных сигналов через нулевой уровень напр жени .The disadvantage of this meter is a drastic deterioration in measurement accuracy and the delay estimation at low signal-to-noise ratios, when there are naturally abnormal errors in recording zero (intersections) of the transition times of the voltage fronts of limited signals through a zero voltage level.
Цель изобретени - повышение помехоустойчивости цифрового измерител задержки.The purpose of the invention is to improve the noise immunity of the digital delay meter.
Поставленна цель достигаетс тем, что в устройство, содержащее последовательно соединенные триггер, первый ключ и счетчик, а также синхронизатор и устройство индикации и элемент ИЛИ, причем первый вход синхронизатора подключен к управл ющему входу первого ключа, установочные входы триггера соединены с выходами формирователей ) входы которых подключены к сигнальным шинам, введены две идентичные цепочки из последовательно соединенных первых посто нных запоминающих устройств(ПЗУ), накапливающих сумматоров и вторых ключей, а также третий ключ, делитель и второе ПЗУ, причем входы обеих цепочек объединены и через третий ключ соединены с -информационным выходом счетчика, выходы цепочек через последовательно соединенные делитель и второе ПЗУ подключены к устройству индикации, причем выходы третьего ключа через элемент ИЛИ подключен к установочному входу счетчика, второй выход синхронизатора соединен с объединенными управл ющими входами . вторых ключей, управл ю ..щий вход третьего ключа подключен к инверсному выходу триггера, а установочные входы накапливающих сумматоров соединены с третьим выходом синхронизатора .The goal is achieved by the fact that the device containing the sequentially connected trigger, the first key and the counter, as well as the synchronizer and the indicating device and the OR element, the first input of the synchronizer is connected to the control input of the first key, the setup inputs of the trigger are connected to the outputs of the drivers which are connected to the signal buses, introduced two identical chains of serially connected first permanent storage devices (ROM), accumulating adders and second keys, and also tr key, divider and second ROM, with the inputs of both chains combined and connected to the information output of the counter via a third key, the outputs of the chains connected via a serially connected divider and the second ROM are connected to the display device, and the outputs of the third key are connected to the counter input The second output of the synchronizer is connected to the combined control inputs. the second keys, the control input of the third key is connected to the inverse output of the trigger, and the setup inputs of the accumulating adders are connected to the third output of the synchronizer.
На чертеже представлена структурна схема цифрового измерител задержки .The drawing shows a block diagram of a digital delay meter.
Цифровой измеритель задержки содержит формирователь 1, триггер 2, первый ключ 3, счетчик 4, синхронизатор 5, .первые ПЗУ б, накапливающие сумматоры 7, вторые ключи 8, третий ключ 9, делитель 10, вторые ПЗУ 11, устройство 12 индикации, элемент ИЛИ 13, при этом установочные входы триггера 2 подсоединены к выходам формирователей, входы 14 и 15 вл ютс сигнальными входами цифрового измерител задержки, к управл ющему входу первого -ключа 3 подключен первый выход синхронизатора 5, выходы первых ПЗУ б через накапливающие сумматоры 7 и вторые ключи 8 соединены с делителем Ю, выход которого через второе ПЗУ 11 подключен к устройству 12 индикации, выходы , третьего ключа 9 через элемент ИЛИ il3 подключены к установочному входу счетчика 4, второй вход синхронизатора 5 соединен с объединенными управл ющими входами вторых ключей 8, управл ющий вход третьего ключа 9 подключен к инверсному выходу триггера 2, а установочный вход накапливающих сумматоров 7 соединен с третьим выходом синхронизатора 5.Digital delay meter contains shaper 1, trigger 2, first key 3, counter 4, synchronizer 5,. First ROM b, accumulating adders 7, second keys 8, third key 9, divider 10, second ROM 11, display 12, element OR 13, while the setup inputs of the trigger 2 are connected to the outputs of the drivers, inputs 14 and 15 are the signal inputs of the digital delay meter, the first output of the synchronizer 5 is connected to the control input of the first α-key 3, the outputs of the first ROM B through accumulating adders 7 and the second keys 8 connections with the divider Yu, the output of which through the second ROM 11 is connected to the display device 12, the outputs, the third key 9 through the element OR il3 is connected to the installation input of the counter 4, the second input of the synchronizer 5 is connected to the combined control inputs of the second keys 8, the control input the third key 9 is connected to the inverted output of the trigger 2, and the installation input of accumulating adders 7 is connected to the third output of the synchronizer 5.
Устройство работает следующим образом .The device works as follows.
Сигналы, взаимную задержку между которыми необходимо измерить, подаютс на входе 14 и 15 формирователей 1. Фронты пр моугольных напр (:ений, сформированных из входных сигналов, опрокидывают триггер 2. На пр мрм выходе триггера 2 формируютс импульсы положительной пол рности, длительность которых равна временному рассто нию между-соседними (последующими ) нуль-пересечени ми двух узкополосных сигнгшов. Эти импульсы, поступа на вход первого ключа 3, разрешают прохождение импульсов высокочастотного заполнени , вырабатываемых синхронизатором 5, в счетчик 4. Таким образом происходит измерение длительности положительного импульса на пр мом выходе триггера 2.The signals, the mutual delay between which must be measured, are given at input 14 and 15 of the formers 1. Rectangular fronts (:: formed from input signals, flip over trigger 2. At the forward output of trigger 2, pulses of positive polarity are formed, the duration of which is the time distance between-adjacent (subsequent) zero-intersections of two narrow-band signal seals. These pulses, arriving at the input of the first key 3, allow the passage of high-frequency filling pulses generated by synchronization Oromo 5 in the counter 4. Thus the measurement is the duration of a positive pulse at the output of the forward latch 2.
В момент переворота триггера 2 третий ключ 9 открываетс управл ющим сигналом с инверсного выхода триггера 2, и число, записанное в счетчике 4, поступает на объединенные адресные шины первых ПЗУ б. В это же врем происходит установка в нулевое состо ние счетчика 4 под воздействием положительного импульса с выхода элемента ИЛИ 13, входы которого объединены со входами первых ПЗУ 6. Числа , считываемые с выходов первых ПЗУ 6, поступают в накапливающие сумматоры 7, где происходит их сложение с содержимым сумматоров. В течение . интервала наблюдени в сумматорах 7 накапливаютс статистики, достаточные дл однозначного измерени времени задержки между узкопоЛосньами сигналами.At the moment of flip-flop of trigger 2, the third key 9 is opened with a control signal from the inverse output of flip-flop 2, and the number recorded in counter 4 is fed to the combined address buses of the first ROM b. At the same time, it is set to the zero state of the counter 4 under the influence of a positive pulse from the output of the element OR 13, whose inputs are combined with the inputs of the first ROM 6. The numbers read from the outputs of the first ROM 6 enter the accumulating adders 7, where they are added with the contents of the adders. During . the observation interval in adders 7 accumulates statistics sufficient to unambiguously measure the delay time between narrow-band signals.
После окончани интервала наблюдени на управл ющие входы вторых ключей 8 подаетс сигнал от синхронизатора 5, в результате чего числа, накопленные в сумматорах 7, поступают на входы делител 10. Результат делени , воздейству на адресные шины второго ПЗУ 11, обуславливает выборку числа из соответствующей его строки. Данное число, вл ющеес результатом измерени , поступает на устройство 12 индикации.After the observation interval ends, the control inputs of the second keys 8 are given a signal from the synchronizer 5, as a result of which the numbers accumulated in the adders 7 are fed to the inputs of the divider 10. The result of the division, affecting the address buses of the second ROM 11, causes a sample of the number from its corresponding lines. This number, which is the result of the measurement, is fed to the display device 12.
Измерение задержки между ближайшими нуль-пересечени ми организуетс с помощью формирователей 1 и последовательно соединенных триггера 2,The measurement of the delay between the nearest null intersections is organized with the help of the formers 1 and the sequentially connected trigger 2,
первого ключа 3 и Счетчика 4, при этом на управл ющий вход счетчика 4 подаютс импульсы высокочастотного заполнени от синхронизатора 5. В цел х повьшени быстродействи в предлагаемом устройстве реализован табличный метод вычислени тригонометрических функций: по измеренному значению задержки выбираетс соотвествующа строка одного из первых ПЗУ б, в которых заранее записаны значени тригонометрических функций вычисленных дл набора конкретных значений задержки на одном периоде частоты. Накопление статистик осуществл етс с помощью накапливающих сумматоров 7, Деление статистик осуществл етс с помощью вторых ключей х,8 и делител 10. Результат делени многоразр дное двоичное число - поступает на адресные шины второго ПЗУ 11, в котором заранее записаны результаты измерени , соответствующие набору конкретных значений ре. зультата делени .the first key 3 and Counter 4, while the control input of counter 4 is fed with high-frequency pulses from synchronizer 5. In order to improve speed, the proposed device implements a tabular method for calculating trigonometric functions: the corresponding line of one of the first ROMs is selected from the measured delay value in which the values of trigonometric functions calculated for a set of specific delay values on one frequency period are pre-recorded. Statistics are accumulated using accumulative adders 7, Statistics are divided using second keys, 8 and divider 10. The result of dividing a multi-digit binary number is fed to the address buses of the second ROM 11, in which the measurement results corresponding to a set of specific values of re. the result of the division.
Предлагаемый цифровой измеритель задержки может быть использован дл измерени взаимных задержек между высокочастотными узкополосными случайными процессами, несуща частота которых примерно на пор док ниже тактовой частоты используемой цифровой элементной базы.The proposed digital delay meter can be used to measure the mutual delays between high-frequency narrow-band random processes, whose carrier frequency is about an order of magnitude lower than the clock frequency of the digital element base used.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792766257A SU822063A1 (en) | 1979-05-10 | 1979-05-10 | Digital delay meter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792766257A SU822063A1 (en) | 1979-05-10 | 1979-05-10 | Digital delay meter |
Publications (1)
Publication Number | Publication Date |
---|---|
SU822063A1 true SU822063A1 (en) | 1981-04-15 |
Family
ID=20827724
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792766257A SU822063A1 (en) | 1979-05-10 | 1979-05-10 | Digital delay meter |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU822063A1 (en) |
-
1979
- 1979-05-10 SU SU792766257A patent/SU822063A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110579618B (en) | Motor rotating speed acquisition and analysis device and method based on FPGA | |
SU822063A1 (en) | Digital delay meter | |
US4392749A (en) | Instrument for determining coincidence and elapse time between independent sources of random sequential events | |
RU1795379C (en) | Method of determination of difference of phases on high frequency | |
SU868627A1 (en) | Digital phase meter | |
RU180028U1 (en) | CORRELATION SPEED METER | |
SU1499375A1 (en) | Device for estimating the amplitude of narrow-band random process | |
SU930219A2 (en) | Digital meter of delay | |
SU1027734A1 (en) | Device for determining two-dimension probability density of random process | |
SU1659909A1 (en) | Measuring converter for capacitive sensors | |
RU2008696C1 (en) | Device for seismic oscillation source location and metering in earth crust | |
SU957121A1 (en) | Pulse train average frequency meter | |
SU1104439A1 (en) | Digital phase meter | |
SU1597541A1 (en) | Apparatus for reversive counting of bands in interferometers with internal phase modulation | |
SU1056077A1 (en) | Digital correlation phase meter | |
SU1458743A1 (en) | Apparatus for locating a leak in a pipeline | |
SU817614A1 (en) | Digital meter of time-related position of square video pulse medium | |
SU1002979A1 (en) | Interference-resistant digital phase meter | |
SU943744A1 (en) | Device for determination of time interval average value | |
SU989491A1 (en) | Digital follow-up phase meter | |
SU1404972A1 (en) | Phase cycle counter | |
SU989490A1 (en) | Digital follow-up phase meter | |
SU1034009A1 (en) | Time interval measuring device | |
SU773520A1 (en) | Digital phase meter | |
SU424081A1 (en) | MEASURING MEDIUM FREQUENCY PULSES |