SU819986A1

SU819986A1 - Logic tester

Info

Publication number: SU819986A1
Application number: SU792707558A
Authority: SU
Inventors: Владимир Дмитриевич Городилов; Александр Сергеевич Вавилов
Original assignee: Научно-Исследовательский Институттяжелого Машиностроения Производствен-Ного Объединения "Уралмаш"
Priority date: 1979-01-04
Filing date: 1979-01-04
Publication date: 1981-04-07

Description

II

Изобретение относитс к области контрол и измерений.The invention relates to the field of control and measurement.

Известны логические тестеры, содержащие щуп, эмиттерный повторитель,, инвертор и элементы индикации I. Этому устройству свойственны узкие функциональные возможности .Logic testers are known that contain a probe, an emitter follower, an inverter, and display elements I. This device is characterized by narrow functionality.

Наиболее близким техническим решением к изобретению вл етс логический тестер, содержащий щуп, который через основной элемент индикации соединен с входом эмиттерного повторител , выход.которого через основной инвертор, а вход непосредственно подключены к входам элемента И-НЕ, выход которого соединен с входом интегрирующей цепочки 2.The closest technical solution to the invention is a logic tester containing a probe that is connected through the main display element to the input of an emitter follower, the output of which is through the main inverter, and the input is directly connected to the inputs of the NAND element whose output is connected to the input of the integrating circuit 2

Целью изобретени вл етс расщирение функциональных возможностей логического тестера.The aim of the invention is to extend the functionality of the logic tester.

Достигаетс это за счет того, что в логическом тестере, содержащем шуп, который через основной элемент индикации соединен с входом эмиттерного повторител , выход которого через основной инвертор, а вход непосредственно подключены к входам элемента И-НЕ, выход которого соединен С входом интегрирующей цепочки, введены стабилитрон , замыкающа кнопка установки, RS-триггеры на элементах И-НЕ, дополнительные элементы индикации и дополнительные инверторы и резистор, при этом стабилитрон включен между входом эмиттерного повторител и общей щиной, а замыкающа кнопка установки - между точкой объединени нулевых входов RS-триггеров и общей шиной, причем единичный вход первого RS-триггера соединен с выходом интегрирующей цепочки, единичный выход через последовательно включенные первые дополнительные инвертор и элемент индикации соединен с плюсовой шиной источника питани , а, нулевой выход через второй дополнительный элемент индикации - с плюсовой щиной источника питани , единичный вход второго RS-триггера подключен к выходу основного инвертора, единичный выход через последовательно включенные второй дополнительный инвертор и третий дополнательный элемент индикации соединен с плюсовой шиной источника питани , а нулевой выход через четвертый дополнительный элемент индикации - с плюсовой шинойThis is achieved due to the fact that in a logic tester containing a loop, which is connected to the emitter follower through the main display element, the output of which is through the main inverter, and the input is directly connected to the inputs of the NAND element, the output of which is connected to the input of the integrating circuit, the Zener, the closing button of the installation, the RS-flip-flops on the NAND elements, additional display elements and additional inverters and a resistor are introduced, and the zener diode is connected between the input of the emitter follower and the common and the setup closing button is between the point of integration of the zero inputs of the RS-flip-flops and the common bus, the single input of the first RS-flip-flop is connected to the output of the integrating chain, the single output through the series-connected first additional inverter and the display element is connected to the positive power supply bus, a, zero output through the second additional display element - with a positive power source, the single input of the second RS flip-flop is connected to the output of the main inverter, the single output through the last consistently included optional second and third inverter dopolnatelny display element is connected to the positive power supply bus, and a zero output from the fourth additional indication element - with the positive bus

источника питани , единичный вход третьего RS-триггера подключен ко входу эмиттерного повторител , единичный выход через последовательно включенные третий дополнительный инвертор и п тый дополнительный элемент индикации соединен с плюсовой шиной источника питани , а нулевой выход через шестой дополнительный элемент индикации - с плюсовой шиной источника .питани , при этим точка объединени нулевых входов RS-триггеров через резистор соединена с плюсовой шиной источника питани .the power source, the single input of the third RS flip-flop is connected to the input of the emitter follower, the single output through the series-connected third additional inverter and the fifth additional indication element is connected to the positive power supply bus, and the zero output through the sixth additional indication element to the positive source bus. power supply, at this point the union of the zero inputs of the RS-flip-flops is connected via a resistor to the positive bus of the power source.

На чертеже дана функциональна схема логического тестера.The drawing is a functional diagram of a logic tester.

Он содержит щуп 1, который через основной элемент индикации 2 соединен с входом эмиттерного повторител 3, выход которого через основной инвертор 4, а вход непосредственно подключены к входам элемента И-НЕ 5, выход которого соединен с входом интегрируюшей цепочки 6; стабилитрон 7; замыкающую кнопку 8 установки; RS-триггеры 9, 10, 11 на элементах И-НЕ; дополнительные элементы индикации 12 - 17; дополнительные инверторы 18, 19, 20; общую шину 21; плюсовую шину 22 источника питани ; резисторы транзисторы 29 и 30. Стабилитрон 7 включен между входом эмиттерного повторител 3 и общей щиной 21, а замыкающа кнопка 8 установки - между точкой объединени нулевых входов RS-триггеров 9, 10 и 11 и общей шиной 21. Единичный вход RSтриггера 9 соединен с выходом интегрирующей цепочки 6, единичный выход через последовательно включенные инвертор 18 и элемент индикации 12 соединен с плюсовой шиной 22 источника питани , а нулевой выход через элемент индикации 13 - с плюсовой шиной 22 источника питани . Единичный вход RS-триггера 10 подключен к выходу инвертора 4, единичный выход через последовательно включенные инвертор 19 и элемент индикации 14 соединен с плюсовой шиной 22 источника питани , а нулевой выход через элемент индикации 15 - с плюсовой шиной 22 источника питани . Единичный вход RS-триггера И подключен к входу эмиттерного повторител 3, единичный выход через последовательно включенные инвертор 20 и элемент индикации 16 соединен с плюсовой шиной 22 источника питани , а нулевой выход через элемент индикации 17 - с плюсовой шиной 22 источника питани . Точка объединени нулевых входов RS-триггеров 9, 10, 11 через резистор 23 соединена с плюсовой шиной 22 источника питани . На резисторах 24, 25, 26 и транзисторе 29 построен эмиттерный повторитель 3, а на резисторах 27, 28 и транзисторе 30 - инвертор 4.It contains a probe 1, which through the main display element 2 is connected to the input of the emitter follower 3, the output of which is through the main inverter 4, and the input is directly connected to the inputs of the AND-NOT element 5, the output of which is connected to the input of the integrating chain 6; zener diode 7; closing button 8 installation; RS-triggers 9, 10, 11 on the elements of NAND; additional display elements 12 - 17; additional inverters 18, 19, 20; common bus 21; power bus 22; resistors transistors 29 and 30. Stabilitron 7 is connected between the emitter follower 3 input and a common length 21, and the setup closing button 8 is between the connection point of the zero inputs of the RS flip-flops 9, 10 and 11 and the common bus 21. The single input RS of the trigger 9 is connected to the output of the integrating chain 6, the unit output through the inverter 18 connected in series and the display element 12 is connected to the positive power supply bus 22, and the zero output through the display element 13 is connected to the positive power supply bus 22. A single input of the RS flip-flop 10 is connected to the output of the inverter 4, a single output through a series-connected inverter 19 and the display element 14 is connected to the positive power supply bus 22, and a zero output through the display element 15 to the positive power supply bus 22. A RS-flip-flop I input is connected to the emitter follower 3 input, a single output via a series-connected inverter 20 and the display element 16 is connected to the power supply bus 22, and the zero output through the display element 17 is connected to the power supply bus 22. The connection point of the zero inputs of the RS-flip-flops 9, 10, 11 through a resistor 23 is connected to the positive bus 22 of the power source. On the resistors 24, 25, 26 and the transistor 29 is built emitter follower 3, and on the resistors 27, 28 and the transistor 30 is an inverter 4.

Логический тестер работает следующим образом.Logic tester works as follows.

Подсоедин ем щуп 1 к выводу провер емой микросхемы. Если в контролируемой точке имеетс единичный логический уровень или приходит импульс логической единицы, то отпирающийс транзистор 29 эмиттерногоWe connect the probe 1 to the output of the chip under test. If at the controlled point there is a single logic level or a pulse of a logical unit comes, then the unlocking emitter transistor 29

повторител 3 отпирает транзистор 30 инвертора 4 и сигнал с коллектора транзистора 30 устанавливает триггер 10 в единичное состо ние; подаетс напр жение на элемент индикации 15, который начинает светитьс . Если в контролируемой точке имеетс нулевой логический уровень или приходит импульс логического нул , то транзисторы 29 и 30 закрываютс , триггер 11 устанавливаетс в единичное состо ние и подаетс напр жение на элемент индикации 17. Еслиthe repeater 3 unlocks the transistor 30 of the inverter 4 and the signal from the collector of the transistor 30 sets the flip-flop 10 to one state; a voltage is applied to the display element 15, which begins to glow. If at the controlled point there is a zero logic level or a logical zero pulse comes, then the transistors 29 and 30 are closed, the trigger 11 is set to one state and the voltage is applied to the display element 17. If

в контролируемой точке имеетс обрыв, нерабочий (запрещенный) уровень или фронт прищедшего импульса зат нут (т. е. длительность фронта больше допустимой), то транзистор 30 закрыт. При этом на входы элемента И-НЕ 5 подаютс единичные логические уровни, вследствие чего на его выходе имеем нулевой логический уровень, который через интегрирующую цепочку 6, преп тствующую прохождению коротких импульсов, подаетс на единичный входat the controlled point there is a break, the inoperative (forbidden) level or the front of the clamped pulse is attenuated (i.e., the duration of the front is longer than the allowable one), then the transistor 30 is closed. At the same time, single logical levels are fed to the inputs of the NES-NE 5 element, as a result of which we have a zero logic level at its output, which through the integrating chain 6, which prevents the passage of short pulses, is fed to the single input

. триггера 9, устанавлива его в единичное состо ние; подаетс напр жение на элемент индикации 13, который начинает светитьс . Если на вход устройства поступает сери импульсов, а кнопка 8 установки замкнута, то логический тестер работает описанным. trigger 9, setting it to one; voltage is applied to the display element 13, which begins to shine. If a series of pulses is input to the device, and the setup button 8 is closed, the logic tester works as described.

0 выше образом, но свечение элементов индикации будет прерывистым, повтор ющим частоту и длительность импульсов. При частоте серии входных импульсов до 10 Гц можно оценить их частоту и длительность по частоте мигани элементов индикации;0 above, but the display elements will glow intermittently, repeating the frequency and duration of the pulses. When the frequency of a series of input pulses is up to 10 Hz, their frequency and duration can be estimated from the blinking frequency of the display elements;

5 больше 10 Гц - по ркости свечени .5 more than 10 Hz - in terms of brightness.

Claims

Invention Formula

A logic tester containing a probe that is connected through the main display element to the emitter follower input, the output of which is through the main inverter, and the input is directly connected to the inputs of the NAND element, the output of which is connected to the input of the integrating chain, in order to expand functionality introduced i stabilization, closing the installation button, RS-trigger on the elements AND-NOT, additional display elements and additional inverters and a resistor, while the zener diode is connected between the input emitter follower and a common point, and the closing button of the installation is between the connection point of the zero inputs of the RS-flip-flops and the common bus, the single input of the first RS-flip-flop is connected to the output of the integrating chain, the single output through sequentially connected first

the additional inverter and the display element are connected to the positive power supply source, and the zero output through the second additional display element is connected to the positive power supply bus, the single input of the second RS flip-flop is connected to the output of the main inverter, the single output through the series-connected second additional inverter and the third additional the display element is connected to the positive power supply bus, and the zero output through the fourth additional display element is connected to the positive power supply bus, units -border input of the third RS-trigger is connected to the input of the emitter follower, the unit output via a series connection of a third

The additional inverter and the fifth additional display element are connected to the positive power supply bus, and the Kyj left output via the sixth additional display element is connected to the positive power supply bus, and the combining point of the zero inputs Rb triggers is connected to the positive power supply bus.

Sources of information taken into account in the examination 1. Bydanov V. et al. Tester of logic devices, Radio, No. I, 1977,

with. 28

2 Nazarov N., Logic tester. “Glad, No. 9, 1976, p. 46. fig. 1 (prototype).