SU818000A1

SU818000A1 - Multichannel code-to-time internal converter

Info

Publication number: SU818000A1
Application number: SU792760419A
Authority: SU
Inventors: Борис Васильевич Ванюшев
Original assignee: Предприятие П/Я М-5532
Priority date: 1979-05-03
Filing date: 1979-05-03
Publication date: 1981-03-30

Description

Изобретение относитс к импульсной технике , а именно к преобразовател м кода во временной интервал, и может быть использовано в вычислительной технике и контрольно-измерительной аппаратуре. Известен преобразователь цифровой код-временной интервал, включающий генератор кванту ющей последовательности, элемент ИХЦИ, блок совпадени , счетчик, регастр кода, линию задержки, многоканальный входной блок, содер жащий секционированную линию задержки и в каждом канале элемент И, два триггера и элемент ИЛИ 1. Однако в этом устройстве невозможно формирование разных по длительности временных интервалов одновременно во всех каналах. Наиболее близким по технической сущности к предлагаемому вл етс многоканальный преобразователь код-временной интервал, содержащий генератор импульсов, св занный со входом счетчика, выходы которого соединены с одними входами блока сравнени , другие входы которого подключены к выходам регистра, а выход блока сравнени соединен с первым входом узла формировани , запоминающее устройство дополнительный счетчик, регистр признаков причем второй вход узла формировани соединен с выходом генератора импульсов, а первый выход узла формировани подключен к адресному входу запоминающего устройства, второй выход через дополнительный счетчик - к другим входам запоминающего устройства, выходы которого соединены с соответствующими входами регистра- и регистра признаков 2. В этом преобразователе смена адреса, подаваемого на запоминающее устройство, т.е. выбор нового кода временного интервала и сравнение его с состо нием счетчика, происходит лишь после срабатывани блока сравнени , что приводит к последовательному формированию временных интервалов, т.е. временных интервалов следующих друг за другом (т.е. совпадающих фронтами), и исключает возможносл параллельного во времети преобразовани кодов в соответствующие временные интервалы во всех каналах одновременно. Цель изобретени - расщирение функциональных возможностей преобразовател путем 38 обеспечени возможности параллельного во времени преобразовани кодов р соответствующие временные интервалы во всех каналах одновременно . Указанна цель достигаетс тем, что в преобразователь , включающий генератор импульсов , первый счетчик, выходы которого соединены с первыми входами блока сравнени , вторые входы которого подключены через регистр и запомдаающее устройство к выходам второго счетчика, п каналов формировани и анализа временных интервалов, дополнительно введены ключ, переключатели, элемент задержки, распределитель импульсов с п+1 выходами, п-входовой элемент И и Д-триггер запуска, выход которого И выход генератора импульсов соединены через ключ, с входами второго счетчика и элемента задержки, выход которого соединен с входом распределител импульсов, п-выходы которого подключены к первым входам каналов формировани и анализа временных интервалов, а (п+1)-ый выход - к. счетному входу первого счетчика., и входу сброса второго счетчика, при этом вторые входы каналов формирован™ и анализа временных интервалов объединены и подключены к выходу блока сра нени , третьи входы нечетных каналов подключены к выходу Д-триггера запуска, а третьи входы четных каналов через переключатель под ключены к первым выходам предыдущих нечет ных каналов, вторые выходы которых через п-входовой элемент И подключены, к входу син хронизации Д-триггера зпуска, причем четверты входы каналов соединены между собой и с вы ходами начального сброса обоих счетчиков, каж дыи из п каналов выполнен на трех элементах И-НЕ, элементе И, двух Д-триггерах и линии задержки, таким образом, что первый вход канала соединен через линию задержки с первым входом первого элемента И-НЕ и непосредственно с первыми входами второгои третьего элемента И-НЕ, выходы которых соединены соответственно с. входом сброса и входом установки первого Д-триггера, инверсный выход которого соединен с первым входом элемента И, второй вход которого соединен с пр мым выходом второго Д-триггера, а выход элемента Л с первым выходом канала, второй вход которого соединен со вторым входом второго злемента И-НЕ, при этом вход установки второго Д-триггера соединен с выходом первого элемента И-НЕ, а инверсный выход второго Д-триггера - со вторым входом третьего элемента И-НЕ, третий вход которого соединен с трелим входом канала и вторым входом первого злемента И-НЕ, четвертый вход третьего элемента И-НЕ соединен с выходом второго элемента И-НВ, а входы синхронизации Д-трштеров - с четвертым входом канала. причем инверсный и пр мой выходы первого Д-триггера вл ютс соответственно вторым и третьим выходом каждого канала. На фиг. 1 изображена блок-схема преобразовател ; на фиг. 2 - временна диаграмма работы преобразовател в первом режиме; на фиг. 3 - временна диаграмма работы преобазовател во втором режиме. Многоканальный преобразователь код-времен° интервал содержит генератор 1 импульсов, -триггер 2 запуска, ключ 3, элемент 4 задержки , счетчики 5 и 6, запоминающее устройство 9, регистр 7, блок 8 сравнени , распределитель 10 импульсов, п-каналов 11 формировани и. анализа временных интервалов. Каждый из каналов 11 содержит первый элемент 12 И-НЕ, второй элемент 13 И-НЕ, третий элемент 14 И-НЕ, элемент 15 И, первый Дтриггер 16, второй Д-триггер 17, элемент 18 И, элемент 19 задержки, переключатель 20. На фиг. 1 также показаны входные шины 21-24 и выходные шины 25-27 саналов П. Устройство может работать в двух режимах. Рассмотрим работу устройства на примере первого режима (переключатель 20 в положении 1 фиг. 2). Перед пуском устройства сбрасываютс в ноль счетчики 5 и 6, каналы 11 по шине 24. Импульс запуска, поступающий на вход установки S Д-триггера 2 запуска, устанавливает егов единичное состо ние, подава тем самым разрешающий потенциал на шины 23 каналов 11, а также разрешает прохождение импульсов с генератора 1 через ключ 3 на счетный вход счетчика 5 и через элемент задержки 4 на вход распределител 10 импульсов. По первому импульсу, поступающему на счетный вход счетчика 5, устанавливаетс адрес кода временного интервала первого канала (код TI), по которому из запоминающего устройства 9 через регистр 7 выдаетс код временного интервала данного канала на первые . входы блока 8 сравнени , на вторые входы которой подаетс код состо ни счетчика 6 (в пер вом цикле анализа - код О). В зависимости от результата сравнени на шину 22 первого канала И подаетс результат сравнени в виде логического уровн 1, если коды равны, и О, -если коды не равны. По тому же первому импульсу, поступающему через элемент 4 задержки на вход распределител 10 и по вл ющемус на его первом выходе, происходит срабатывание первого канала 11, если на шине 23 канала имеетс разрешающий потенщ{ал. Разрешающий потенциал в первом режиме подаетс на все каналы 11-с Д-трштера 2 запуска . Элемент 4 задержки обеспечивает подачу результата сравнени кода временного интервала с кодом счетчика 6 на шину 22 канала 11 до по влени импульса соответствующего выхода распределител 10. Если код временного интервала первого канала не равен коду состо ни счетчика 6 (в первом цикле сравнени - X)), через элементы 13 и 14 И-НЕ происходит установка Д-триггера 16 по входу установки в единичное состо ние и начинаетс , таким образом , формирование временного интервала в данном канале.The invention relates to a pulse technique, namely to code converters in a time interval, and can be used in computing and instrumentation equipment. A digital code-time interval converter is known that includes a quantizing sequence generator, an ICCI element, a match block, a counter, a code regaster, a delay line, a multi-channel input block containing a partitioned delay line, and in each channel an AND element, two triggers, and an OR 1 element However, in this device it is impossible to form time intervals of different duration simultaneously in all channels. The closest in technical essence to the present invention is a multi-channel time-period converter comprising a pulse generator associated with the counter input, the outputs of which are connected to one input of the comparison unit, the other inputs of which are connected to the outputs of the register, and the output of the comparison unit connected to the first the input of the forming unit, a memory device, an additional counter, a register of features, the second input of the forming unit being connected to the output of the pulse generator, and the first output of the forming unit connected to the address input of the storage device, the second output through an additional counter to the other inputs of the storage device, the outputs of which are connected to the corresponding inputs of the register- and register of signs 2. In this converter the change of the address supplied to the storage device, i.e. The selection of a new code of the time interval and its comparison with the state of the counter occurs only after the operation of the comparison unit, which leads to the sequential formation of time intervals, i.e. time intervals following each other (i.e., coinciding fronts), and eliminates the possibility of parallel conversion of codes to corresponding time intervals in all channels simultaneously at the same time. The purpose of the invention is to extend the functionality of the converter by means of 38 enabling the time-parallel conversion of the codes p corresponding time intervals in all channels simultaneously. This goal is achieved by including a pulse generator, a first counter, the outputs of which are connected to the first inputs of the comparison unit, the second inputs of which are connected through a register and a switching device to the outputs of the second counter, n channels for generating and analyzing time intervals, , switches, delay element, pulse distributor with n + 1 outputs, n-input element I and D-trigger trigger, the output of which And the output of the pulse generator are connected via a key to the inputs and the second counter and the delay element, the output of which is connected to the input of the pulse distributor, the n-outputs of which are connected to the first inputs of the channels for the formation and analysis of time intervals, and (n + 1) -th output - to the counting input of the first counter, and the input resetting the second counter, while the second inputs of the channels are formed and analyzing the time intervals are combined and connected to the output of the time block, the third inputs of odd channels are connected to the output of the D-trigger trigger, and the third inputs of even channels are connected to The first outputs of the previous odd channels, the second outputs of which are connected via the p-input element I, are connected to the synchronization input of the D-flip-flop trigger, with quarter inputs of the channels connected to each other and with the initial reset of both counters three NAND elements, an AND element, two D-triggers and a delay line, so that the first input of the channel is connected via a delay line to the first input of the first NAND element and directly to the first inputs of the second and third NAND element, whose outputs connection respectively with us. the reset input and the installation input of the first D-flip-flop, the inverse output of which is connected to the first input of the element I, the second input of which is connected to the direct output of the second D-flip-flop, and the output of the element L with the first output of the channel, the second input of which is connected to the second input of the second The IS-NE input, while the installation input of the second D-flip-flop is connected to the output of the first NAND element, and the inverse output of the second D-flip-flop is connected to the second input of the third AND-NAND element, the third input of which is connected to the channel input and the second input first element and NAND, the fourth input of the third NAND element is connected to the output of the second AND NB element, and the synchronization inputs of the D-terters are connected to the fourth input of the channel. wherein the inverse and direct outputs of the first D-flip-flop are respectively the second and third outputs of each channel. FIG. 1 is a block diagram of a converter; in fig. 2 - time diagram of the converter operation in the first mode; in fig. 3 - time diagram of the work of the principal in the second mode. The multichannel code-time converter ' interval contains a pulse generator 1, a trigger trigger 2, a key 3, delay elements 4, counters 5 and 6, a memory 9, a register 7, a comparison block 8, a pulse distributor 10, forming p-channels 11 and . time interval analysis. Each of the channels 11 contains the first element 12 AND-NOT, the second element 13 AND-NOT, the third element 14 AND-NOT, element 15 And, the first Drigger 16, the second D-flip-flop 17, element 18 And, the delay element 19, the switch 20 FIG. 1 also shows the input tires 21-24 and output tires 25-27 Sanal P. The device can operate in two modes. Consider the operation of the device on the example of the first mode (switch 20 in position 1 of Fig. 2). Before starting the device, the counters 5 and 6 are reset to zero, channels 11 via bus 24. A start pulse, which enters the input S of triggering D-trigger 2, sets its state to 1, thereby providing the enable potential to buses 23 of channel 11, as well as allows the passage of pulses from the generator 1 through the key 3 to the counting input of the counter 5 and through the delay element 4 to the input of the distributor 10 pulses. The first pulse arriving at the counting input of the counter 5 sets the address of the time interval code of the first channel (code TI), via which the code of the time interval of this channel is output to the first one from the memory 9 through the register 7. the inputs of the comparison unit 8, to the second inputs of which the status code of the counter 6 is applied (in the first analysis cycle, the code O). Depending on the result of the comparison, the comparison result is fed to the bus 22 of the first channel I as logical level 1, if the codes are equal, and O, if the codes are not equal. On the same first pulse, coming through the delay element 4 at the entrance of the distributor 10 and appearing at its first output, the first channel 11 is triggered if there is a resolving potential on the bus 23 of the channel. The resolving potential in the first mode is applied to all channels of the 11-s D-trashter 2 launch. The delay element 4 delivers the result of comparing the time interval code with the counter code 6 to the bus 22 of channel 11 until the corresponding output of the distributor 10 pulses. If the time slot code of the first channel is not equal to the counter status code 6 (in the first comparison cycle, X)) , through the elements 13 and 14 of the IS-NOT, the D-flip-flop 16 is installed at the installation input into a single state and, thus, the formation of a time interval in the given channel begins.

Если код временного интервала и код состо ни счетчика 6 равны, то происходит лишь подтверждение через элемент 13 И-НЕ по входу сброса R нулевого состо ни Д-триггера 16 и формирование временного интервала в данном канале не начинаетс .If the time slot code and the status code of counter 6 are equal, then only a confirmation is received through the NAND element 13 on the reset input R of the zero state of D-flip-flop 16 and the formation of the time slot in this channel does not start.

Одновременно, но с небольшой задержкой, определ емой элементом 19 задержки, по импульсу с распределител 10 через элемент 12 И-НЕ по входу установки S срабатывает Дтриггер 17, с инверсного выхода которого на второй вход элемента 14 И-НЕ поступает потенциал , запрешающий в дальнейшем работу этого элемента, что устран ет возможность повторного ложного срабатывани канала 11 при окончании обработки временного интервала данным каналом, когда другие каналы еше не .закончили своей работы.At the same time, but with a small delay, determined by delay element 19, the impulse from distributor 10 through element 12 I-NOT on input of installation S triggers Drigger 17, from the inverse output of which to the second input of element 14 AND – NOT the potential forbidding operation of this element, which eliminates the possibility of repeated false triggering of channel 11 at the end of the processing of a time interval by this channel, when other channels have not completed their work.

. По второму импульсу с генератора 1, поступающему на счетный вход счетчика 5, происходит выборка из запоминающего устройства 9 кода временного интервала 2-го канала 11 и сравнение его с тем же кодом состо ни счетчика 6, с которым сравнивалс код. временного интервала первого канала 1.. The second pulse from generator 1, arriving at the counting input of counter 5, selects from the memory 9 the time interval of the 2nd channel 11 and compares it with the same status code of counter 6, with which the code was compared. time interval of the first channel 1.

В зависимости от результата сравнени по этому же второму импульсу, по вл ющемус уже на втором выходе распределител 10 происходит либо начало, либо конец формировани временного интервала так:: е, как и в первом канале Г1.Depending on the result of the comparison, for the same second pulse, in the second output of the distributor 10, either the beginning or the end of the formation of the time interval occurs as well: e as in the first channel G1.

По третьему импульсу с распределител 10 работает третий канал 11, по четвертому - четвертый и т.д. После того, как импульсы генератора 1 последовательно пройдут по п-выходам распределител 10, т.е. все коды временных интервалов всех каналов И будут сравнены с текущим состо нием счетчика 6 (в первом цикле - с нулевым состо нием), п-Ы импульс генератора 1 с п+1 выхода распределител 10 изменит состо ние счетчика 6 и по шине 24 счетчика 5 установит вновь адрес кода временного интервала первого канала 11.On the third pulse from the distributor 10, the third channel 11 operates, on the fourth - the fourth, and so on. After the pulses of the generator 1 are sequentially passed through the p-outputs of the distributor 10, i.e. all time interval codes of all channels I will be compared with the current state of counter 6 (in the first cycle - with zero state), the n-pulse generator 1 with n + 1 output of the distributor 10 will change the state of counter 6 and through the bus 24 of counter 5 will set again the code address of the time interval of the first channel 11.

После этого Оп ть происходит последовательное сравнение кодов временных интервалов каждого канала с новым текущим значением счетчика 6.After that, the time interval codes of each channel are compared sequentially with the new current value of counter 6.

После того, как срабатывает Д-триггер 16 какого-либо из каналов 11, т.е. код временного интервала не равен нулю, и начинаетс процесс формировани временного интервала в этом канале 11, сброс триггера 16, т.е. окончание процесса формировани временного интервала, произойдет в каком-то цикле работы (цикл сравнени кодов), когда задагшый код времен ,ного интервала канала 11 будет равен текущему коду состо ни счетчика 6. Тогда сработает элемент 13 И-НЕ и по входу сброса R сбросит в О Д-триггер 16. ..After D-flip-flop 16 is triggered by any of the channels 11, i.e. the code of the time interval is not equal to zero, and the process of forming the time interval in this channel 11 begins, resetting the trigger 16, i.e. the end of the time interval formation process will occur in some cycle of operation (code comparison cycle), when the specified time interval code of channel 11 is equal to the current status code of counter 6. Then the AND 13 element will trigger and reset input R will reset in O D-trigger 16. ..

После того, как каждый из каналов 11 отработал заданный временной интервал, срабатывает элемент 18 И и сбрасывает в О по ходу синхронизации Д-триггер 2 запуска, прекраща тем самым работу устройства.After each of the channels 11 has completed the specified time interval, the element 18 AND is triggered and resets the D-trigger 2 of the launch to O during synchronization, thereby terminating the operation of the device.

Во втором режиме работы (переключатель 20 в-положении 11, фиг. 3) возможна выработка смещенных временных интервалов.In the second mode of operation (switch 20 in-position 11, Fig. 3) it is possible to generate shifted time intervals.

Причем в данном случае каналы 11 соедин ютс попарно, т.е. шины нечетных каналов 11 через переключатель 20 соедин ютс с шинами 23 четных каналов И, чем обеспе«шваетс работа четных каналов 11 лишь после того, как отработал временной интервал предыдущий, т.е. нечетный канал 11 (только в этом случае на шине 25 по вл етс разрешающий потенциал).Moreover, in this case, channels 11 are connected in pairs, i.e. buses of odd channels 11 through switch 20 are connected to tires 23 of even channels, and this ensures that even channels 11 work only after the previous time interval has run, i.e. Odd channel 11 (only in this case, the resolving potential appears on bus 25).

Таким образом, нечетный временной интервал TI, Тз и т.д. вырабатываетс нечетным каналом 11, а четный г2, 7-4 и т.д. - четным. Во втором режиме работы необходимо, чтобы код четного временного интервала был больше либо равен коду соответствующего ему нечетного интервала, т.е. т TI; г Гз и т.д., так как длительность временного импульса не может быть меньше 0. Временные интервалы TI, Т2, Тп снимаютс с пр мых выходов Д-триггеров 16 соответствующих каналов 11.Thus, the odd time interval TI, Tz, etc. produced by an odd channel 11, and even r2, 7-4, etc. - even. In the second mode of operation it is necessary that the code of the even time interval be greater than or equal to the code of the corresponding odd interval, i.e. t ti; r Gs, etc., since the duration of the time pulse cannot be less than 0. The time intervals TI, T2, Tp are taken from the direct outputs of the D-flip-flops 16 of the corresponding channels 11.

Следует указать, что во втором режиме работы устройства на выходах четных каналов 11 формируютс временные интервалы, длительность которых определ етс разностью кодов данного и предьщущего нечетного канала 11.It should be pointed out that in the second mode of operation of the device, time intervals are formed at the outputs of even channels 11, the duration of which is determined by the difference between the codes of this and the previous odd channel 11.

Использование предлагаемого многоканального преобразовател код-временной интервал позвол ет, в отличие от известного, существенно расширить возможности устройства, ибо во многих практических случа х необходимо вырабатывать време1шые интервалы, расположенные относительно друг друга произвольным образом .The use of the proposed multi-channel time-frequency converter allows, in contrast to the known, to significantly expand the capabilities of the device, because in many practical cases it is necessary to generate time intervals that are located relative to each other in an arbitrary manner.

Claims

Claim 1. A multichannel converter, a time interval, including a pulse generator, a first counter, the outputs of which are connected to the first inputs of a comparison unit, the second inputs of which are connected via a regaster and a memory to the outputs of the second counter, n time channels, and time intervals, which in order to extend the functionality, it additionally introduced switches, a key, a delay element, a pulse distributor with n + 1 outputs, an n-input element, and an D-trigger trigger , the output of which and the output of the pulse generator through the key with the inputs of the second counter and delay element, the output of which is connected to the input of the pulse distributor, n outputs of which are connected to the first inputs of the corresponding channels, and (n + 1) -th output - to the counting input of the first counter and the reset input of the second counter, while the second inputs of the channels for forming and analyzing time intervals are combined and connected to the output of the comparator unit, the third inputs of the odd channels are connected to the D-three start trigger, and the third inputs are the fourth ones in turn connected to the first switch outputs the previous odd channels second outputs. which Chbrez p-input element And are connected to the synchronization input of the D-trigger trigger, with the fourth inputs of the channels connected to each other and to the inputs of the initial reset of both counters. 2. The converter according to claim 1, of which is each such that each of the n channels for forming and analyzing time intervals is performed on three AND-NOT elements, an AND element of two D-triggers and a delay line in such a way that the first input of the channel is connected via a delay line to the first input of the first NAND input and directly to the first inputs of the second and third NAND elements, the outputs of which are connected respectively to the reset input and the input of the first Driggger installation, the inverse output of which is connected to the first input of the I input second entrance costly connected to the direct output of the second D-flip-flop, and the output of the AND element to the first output of the channel, the second input of which is connected to the second input of the second NAND element, while the installation input of the second D-flip-flop is connected to the output of the first AND-NAND element, and the inverse output of the second D-flip-flop is with the second input of the third NAND element, the third input of which is connected to the third input of the channel and the second input of the first AND NAND element, the fourth input of the third AND-NOT element is connected to the output of the second AND NAND element, and the inputs of the D-flip-flop synchronization are from a fifth channel input, the inverse and direct outputs of the first D-flip-flop being the second and third output of each channel, respectively. Sources of information taken into account during the examination 1. USSR author's certificate No. 482893, cl., H 03 K 13/20, 1975.

2. USSR author's certificate number 369705, cl. H 03 K 13/20, 197L

nRg

ln

t

R

GU

- i