SU817727A1

SU817727A1 - Digital extrapolator

Info

Publication number: SU817727A1
Application number: SU792760007A
Authority: SU
Inventors: Анатолий Павлович Литвинов; Андрей Николаевич Севастьянов
Original assignee: Военный Инженерный Краснознаменныйинститут Им. A.Ф.Можайского
Priority date: 1979-05-03
Filing date: 1979-05-03
Publication date: 1981-03-30

Description

ff

. Изобретение относитс к вычислительной технике и может быть использовано в цифровых системах автоматического управлени .. The invention relates to computing and can be used in digital automatic control systems.

Известное устройство представл ет собой цифровой экстрапол тор первого пор дка (линейный) и содержит регистр пам ти, элементы И, параллельный сумматор, преобразователь кода в частоту, реверсивный счетчик. В устройстве -шины, входного кода соединены с установочным входом регистрапам ти , реверсивного счетчика и первым ахрдом сумматора, выход регистра через элементы И 2 соединены со вторым входом сумматора. На управл юаше входал элементов И перед поступлением нового -значени N п подаютс тактовые импульсы ТИ, осуществл ющие запись предыдущего значени кода в сумматор. Выходы цифровых разр дов сумматора подключены ко входам преобразовател , а пр мой и инверсный захода знакового разр да сумматора - к управл ющим входам реверсивного счетчика The known device is a first-order digital extrapolator (linear) and contains a memory register, AND elements, a parallel adder, a code-to-frequency converter, and a reversible counter. In the device of the bus, the input code is connected to the installation input of registers, the reversible counter and the first ahrd of the adder, the output of the register through the elements of AND 2 is connected to the second input of the adder. On the control, you entered the elements AND, before the arrival of the new value of N p, the clock pulses TI, recording the previous code value in the adder. The outputs of the digit bits of the adder are connected to the inputs of the converter, and the direct and inverse steps of the sign bit of the adder are connected to the control inputs of the reversible counter.

Недостаток устройства - отсутствие варьируемых параметров, вследствие чего форма его выходного сигнала при заданной последовательности М fnjThe disadvantage of the device is the absence of variable parameters, resulting in the shape of its output signal for a given sequence M fnj

строго фиксирована. Это ведет к тому , что в цифровых системах управлени сложными объектами (самолет, ког рабль, ракета и др.) за простоту технической реализации экстрапол тора часто приходитс расплачиватьс резким усложнением алгоритма управлени и, как следствие, увеличением требований к быстродействию и пам ти наиболее сложной и дорогосто щей части системы - цифрового вычислител .strictly fixed. This leads to the fact that in digital control systems of complex objects (aircraft, co-operation, rocket, etc.), the simplicity of the technical implementation of an extrapolator often has to be paid for by a sharp complication of the control algorithm and, as a result, an increase in speed and memory requirements. and the expensive part of the system is a digital computer.

Цель изобретени - расширение функциональных возможностей экстрапол тора за счет изменени формы выход5 ного сигнала при заданном входном сигнсше .The purpose of the invention is to expand the functionality of the extrapolator by changing the shape of the output signal for a given input signal.

Поставленна цель достигаетс тем, что в цифровой экстрапол тор, содержащий регистр, параллельный сумматор, The goal is achieved by the fact that a digital extrapolator containing a register, a parallel adder,

0 реверсивный счетчик, первый элемент И, преобразователь кода в частоту, первый вход которого соединен с выходом параллельного сумматора, первый вход которого объединен со вхо5 дом регистра, первым входом реверсивного счетчика и вл етс входом экстрапол тора, выход счётчика подключен к первому входу первого элемента И, выход которого соединен с 0 reversible counter, first AND element, code to frequency converter, the first input of which is connected to the output of the parallel adder, the first input of which is combined with the register input, the first input of the reversible counter and is an extrapolator input, the counter output is connected to the first input of the first element And whose output is connected to

Claims

1. USSR author's certificate in application 2636159 / 18-24, class C 06 F 15/36, 1978 (prototype).