SU809555A1

SU809555A1 - Analogue-digital converter

Info

Publication number: SU809555A1
Application number: SU792751679A
Authority: SU
Inventors: Олег Георгиевич Сморыго; Владимир Яковлевич Стенин
Original assignee: Московский Ордена Трудового Красногознамени Инженерно-Физический Институт
Priority date: 1979-04-16
Filing date: 1979-04-16
Publication date: 1981-02-28

Description

(54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ(54) ANALOG-DIGITAL CONVERTER

1. Изобретение относитс к устройствам импульсной техники и предназначено дл использовани в цифровых измерительных приборах, устройствах автоматического управлени , в системах сбора и обработки данных. Известны быстродействующие аналого-цифровые преобразователи,построен ные по методу непосредственного чгчйтыва1 и содержащие резистивный делитель из 2 резисторов с одинаковьш сопротивлением (п - число двоичных разр дов), служащий дл создани эталонных напр жений, которые подаютс на входы схем сравнени , на вторые входы которих задаетс ёходной сигнал, выходы схем сра нени соединены с 2-1 входами шифратора , с выходов которого снимаетс параллельный двоичный код, соответствующий входному сигналу 11. Недостатком этих преобразователей про вл ющемс при повышении их точности (т.е. с ростом числа двоичных разр дов п), вл етс степенное возрастание (примерно как 2) потребл емой мощности и размеров устройства св занных со степенным ростом числа схем сравнени , резисторов делител эталонного напр жени и элементов шифратора. Известен аналого-цифровой преобразователь , содержащий источник входного сигнала, источник эталонного напр жени ,линию задержки с n-i выходами, где п - количество разр дов преобразовател , п-1 сдвигошлх регистров, п элементов сравне-о НИН, к первому входу элемента сравнени старшего разр да которого подключен выход источника входного сигнала , ко второму входу - источник этгшонного напр жени , выходы элементов сравнени , кроме младшего разр да, соединены со входами п-1 сдвиговых рэгистров 2. Недостатком преобразовател вл етс ограниченна точность. Цель изобретени - повышение точности аналого-цифрового преобразовател . Поставленна цель достигаетс тем, что аналого-цифровой преобразователь , содержащий источник входного сигнала, источник эталонного напр жени , линию задержки с п-1 выходами, где п - количество разр дов преобразовател , п-1 сдвиговых регистров, п элементов сравнени .1. The invention relates to devices of pulsed technology and is intended for use in digital measuring devices, automatic control devices, data acquisition and processing systems. High-speed analog-to-digital converters, built using the direct plug-in method 1 and containing a resistive divider of 2 resistors with the same resistance (n is the number of binary digits), are used to create reference voltages, which are fed to the inputs of the comparison circuits, to the second inputs. the input signal is set, the outputs of the time circuits are connected to 2-1 inputs of the encoder, from the outputs of which the parallel binary code corresponding to the input signal 11 is removed. The disadvantage of these converters The first occurring with an increase in their accuracy (i.e., with an increase in the number of binary bits n), is a power increase (approximately like 2) of power consumption and device size associated with a power increase in the number of reference circuits, divider resistors of reference voltage bridges and encoder elements. The analog-to-digital converter is known, which contains an input source, a reference voltage source, a delay line with ni outputs, where n is the number of bits of the converter, n-1 shift registers, n elements compared to NIN, to the first input of the comparison high-order element. The output of the input source is connected to the second input - the source of the ethno voltage, the outputs of the comparison elements, besides the low-order bit, are connected to the inputs n-1 of the shift registers 2. The disadvantage of the converter is accuracy. The purpose of the invention is to improve the accuracy of the analog-digital converter. The goal is achieved by the fact that an analog-to-digital converter containing an input source, a source of reference voltage, a delay line with n-1 outputs, where n is the number of bits of the converter, n-1 shift registers, n comparison elements.

к первому входуэлемента сравнени старшего разр да которого подключен выход источника входного сигнала , ко второму входу - источник эталонного напр жени , выходы элементов сравнени , кроме младшего разр да, соединены со входами п-1 сдвиговых регистров, введены резистйвна матрица R-2R на п-1 разр д , пдвухвходовых устройств ком- цутацки, п-1 Двухвыходовых устройств 1«)ммутации, п-1 устройств аналогового храгГени , а лини задержки содержит п-1 дополнительных входов, причем к первому входу первого двухвходового устройства коммутации подклю-: чен источник входного сигнала, ковторому вixoдy - источник эталонного напр жени , к выходу - первый вход линии задержки, п-1 выходов которой соединены со входами п-1 двухвыходовах устройств комму1гации, у каждого из которых первый выход через соответствующее устройство аналогового хранени , а второй выход - непосредственно соединены со входш соответствующего элемента сравнени данного разр да., выходы элементов сравнени , кроме элемента сравнени младшего разр да, соединены с первыми входами соответствующих им двухвходовых устройств коммутации, выходы которых соединены с п-1 входами линии задержки , йстрчник эталонного напр жени подключен ко входу резистивной матрицы R-2R, п-1выходы которой собдийены со вторыми входами п-1 двухвходовых устройств коммутации, . -На чертеже изображена блок-схема аналого-цифрового преобразовател на четыре двоичных разр да.To the first input element of the comparison of the higher bit of which the output of the input source is connected, to the second input - the source of the reference voltage, the outputs of the comparison elements, besides the lower digit, are connected to the inputs of the p-1 shift registers, the resistor R-2R is inserted on the n- 1 bit, two-input switching devices, n-1 Dual output devices 1 ") mmutatsii, n-1 devices of analogue alarm, and the delay line contains n-1 additional inputs, and to the first input of the first two-input switching device u-: the input source, for the second one, is the source of reference voltage, to the output is the first input of the delay line, the p-1 outputs of which are connected to the inputs of n-1 two outputs of the switching devices, each of which has the first output through the corresponding analog storage device and the second output is directly connected to the input of the corresponding comparison element of the given bit., the outputs of the comparison elements, except for the low-order comparison element, are connected to the first inputs of the corresponding two-input devices switching, the outputs of which are connected to the n-1 inputs of the delay line, the reference voltage unit is connected to the input of the resistive matrix R-2R, the n-1 outputs of which are combined with the second inputs of the n-1 two-input switching devices,. - The drawing shows a block diagram of an analog-to-digital converter for four binary bits.

Преобразователь содвЕжит источник 3. входного сигнала, источник 2 эталонного напр жени , линию 3 задерж- ; ки, имек цую входы 4-7, выходы 8-10 выводы дл подключени двух фаз 11 В 12 импульснВго питани ,,сдвигоSHte регистры 13-15, элементы 16-19 еравнени , резистивную матрицу 20, имеющую вход 21, выходы 22-24 и соевас ИУК ) резисторы 25-30, двухвхоовые устройства 31-34 коммутации . со входами 35-42, двухвыходовые устойства 43-45 коммутации с зыхо-ами 46-51, устройства 52-54 анало-гового хранени . Выходом преобразо- вл ютс выходы 55-57 сдви- . говых регистров 13-15 и выход 58 элемента 19 сравнени . В качестве линии задержки используетс устройство , выполненное на приборах с зар довой св зью с двухфазным импульс НЬ1М питанием и леразрушающим считыванием передаваемых сигналов на боковых выходах.The converter contains an input signal source 3., a reference voltage source 2, a delay-3 line; The inputs have inputs 4-7, outputs 8-10 outputs for connecting two 11 V 12 phases of a pulsed power supply, shift registers 13-15, equalization elements 16-19, resistive matrix 20, having input 21, outputs 22-24 and Soyas IAA) resistors 25-30, two-input devices 31-34 switching. with inputs 35-42, dual output switching devices 43-45 with outlets 46-51, analog storage devices 52-54. Output transforms outputs 55-57 shift. 13-15 registers and the output 58 of the reference element 19. As a delay line, a device made on devices with charge coupling with a two-phase Hb1M impulse power supply and a destructive readout of the transmitted signals at the side outputs is used.

Аналого-цифровой преобразователь работает следующим образом.Analog-to-digital converter works as follows.

На вход 35 устройства 31 коммутации подаетс входной аналоговыйAn input analog input is supplied to the input 35 of the switching device 31.

сигнал , от источника 1 входного сигнала, на вход 21 подаетс от источника 2 эталонного напр жени эталонное напр жение f равное поло- . вине максимального входного сигнала УЛ ЕЭТ При этом наthe signal, from the input source 1, to the input 21 is supplied from the source 2 of the reference voltage, the reference voltage f, which is equal to positive. The fault of the maximum input signal

выходе 22 напр жение Ujj Еэт/2/ на выходе 23 напр жение Uja Еэт/4, на выходе 24 - Uj EjT/S- От источника 1 входного сигнала и источ|ника 2 эталонного напр жени выборка входного сигнала Ui,,(| и з талонный сигнал Еэ7 поочередно в линию 3 задержки по входу 4 с помощью двухвходового устройства 31 коммутации , образу набор из двук аналоговых сигналов U-f,i ().Jbx-i Ubxt0) и ()Еэ7-/ где определ ет начало отсчета времени с момента ввода выборки входного сигнала Т период ввода сигнала в линию 3 задерж . ки. , . : /output 22 voltage Ujj Eet / 2 / output 23 voltage Uja Eet / 4, output 24 - Uj EjT / S- From source 1 of the input signal and source | nickname 2 of the reference voltage sample of the input signal Ui ,, (| and Tonal signal Еэ7 alternately in line 3 of input delay 4 using a two-input switching device 31, forming a set of two analog signals Uf, i () .Jbx-i Ubxt0) and () Еэ7- / where determines the origin of time from input sample input signal T the period of input signal in line 3 delay. ki , : /

Затем в линию 3 задержки по входу 4 вводитс следующий набор из двух сигналов: следующей выборки входногоThen the next set of two signals is input to the delay line 3 at input 4: the next sample of the input

.сигнала и to,-f-1-1 и Ьх эталонного сигнала Eg, т.е. Uf., ) U.. Ubx(t 2T) и (,i (t 3T) E,t.signal and to, -f-1-1 and bx of the reference signal Eg, i.e. Uf.,) U .. Ubx (t 2T) and (, i (t 3T) E, t

Так В линии 3 .задержки формируетс И перемещаетс набор изДВУХ сигнаijiOB - выборки входного сигнала и эталонного сигнала. Процесс преоб-. разовани выборки входного сигнала в двоичный код рассмотрим на примере выборки входного сигнала .().i Одновременно с вводом этой выборки входного сигнала в линию 3 задержки по входу 4 в момент времени , эта выбОрка сравниваетс со значением эталонного сигнала .ЕЭТ элементом 16 сравнени . Результатом сравнени . вл етс логический сигнал на его выходе равный или , вл ющийс значением старшего разр да кода преобразуемой выборки входного аналогового сигнала U{,xf Логический сигнал а поступает на вход регистра сдвига 13, выполн ющего роль динамической пам ти, и одновременно на вход 37 двухвходового устройства 32 коммутации. Значение логического сигнала а на выходе элемента 16 сравнени управл ет двухвкодовым устройством 32 коммутации по входу 37 и обеспечивает добавление сигнала Ujj ЕЭТ/2 с выхода резистивной, матрицы 20 через двухвходовое устройство. 32 коммутации к меньшему из двух в наборе сигналов Uj, ()llui4 и lit,г ()Ез, перемещакнаихс в линии 3 задержки, например, если в результате сравнени и.4. Ufcx() Е эт f то послеSo, in line 3. Delay, a set of HI signal ij iiOB - a sample of the input signal and a reference signal is formed AND moved. The process of trans. Developing a sample of the input signal into a binary code, consider the example of a sample of the input signal. (). Simultaneously with the input of this sample of the input signal into line 3 of input 4 delay at a time, this selection is compared to the value of the reference signal. EET is a comparison element 16. The result of the comparison. is the logical signal at its output equal to or, which is the value of the highest bit of the code of the converted sample of the input analog signal U {, xf The logical signal a is fed to the input of the shift register 13, which performs the role of dynamic memory, and simultaneously to the input 37 of the two-input device 32 switching. The value of the logic signal a at the output of the comparison element 16 controls the two-code switching device 32 at input 37 and provides the addition of the signal Ujj EET / 2 from the output of the resistive matrix 20 through a two-input device. 32 switching to the smaller of the two in the set of signals Uj, () llui4 and lit, g () Ez, moving them in line 3 of the delay, for example, if as a result of the comparison and.4. Ufcx () E floor f then after

;выборки логического сигнала на вы:ходе элемента 16 сравнени бу-.; sampling a logical signal to you: during element 16 comparison bu-.

Claims

Details will be added to a smaller one in a set of two signals, i.e. will be U () UH (t T) Ubx {, and U (() E JT + E3 | - / 2. Further, when transferring a set of two compared signals over a delay line 3, the first one at a time and, 4 (t 2T) Uux is read in a non-destructive manner from delay line 3 and goes to a two-output switching device 43 and to analog storage device 52 and is remembered. From the output of the analog storage device 52, this signal arrives at one of the inputs of the comparison element 17 at the moment. In the next cycle of transfer of signals on the line 3 delays, i.e. when, the second of the signals in the considered set Ufa (U47 () E3T-t-Ej-f / 2 is read by the non-destructive method from the output 8 and from the output 46 of the switching device 43 and is fed to the second input of the comparison element 17. As a result, the signals from of the considered set ii () U, and (1 ЗТ) Еэт + Езт / 2 comparison element 17 produces the value of the second digit of the binary code for the sample to be converted and (, x4 of the analog signal. Let С ЕЭТ + Еэт / 2, then. The logical signal from the output of the comparison element 17, the post returns to the input of the shift register 14 having one discharge is larger than the shift register 13 in which the value is stored A. Simultaneously, the signal from the output of the comparison element 17 controls input two and controls the two-input switching device 33 and KOTopoe adds a counterbalance signal to the smaller of the signals in a mix of two delays mixed in line 3 of the signals and Ujj.B of the considered example U) Xi + g () and the addition of U23 Ejr / 4 is carried out to the first signal in the set, i.e. (t-3TjcU44a aT; f E3T / 4Ub, ft-EjiM () This is an EG / a. Similarly, the generation of lower-order bits of the analog signal and tr occurs (h accompanied by balancing the two signals in the U44 set and 4L g moving in delay lines 3. The conversion process is completed by producing at the output 58 of the element 19 comparing the value of the lower digit of the code, and 1, synchronously with the generation of which at the outputs 55-5 of the SHIFT register, the values of the remaining digit of the code a, ff appear, simultaneously in analog -digital converter occurs equating (for the example in question) samples of the input signal and, where, 2.3 ... At the outputs 55-58, at intervals of t <2T., the values of the parallel binary code of the converted samples of the input signal appear. Analog-to-digital converter containing an input source, a reference voltage source, a delay line with n-1 outputs, where n is the number of transducer bits, n-1 shift registers, n comparison elements, and the first input of the comparison high-level element of which is connected to the output source one signal, to the second input - the source of the ZTalon voltage, the terminal of the comparison elements, besides the low-order bit, is connected to the inputs of the n-1 shift registers, and they are distinguished so that, in order to improve the accuracy, a resistive matrix is inserted into it R-2R on n-1 bit, n two-input switching devices, l-1 two-output switching devices, n-1 analog storage devices, and the delay line contains n-1 add-on. The inputs of the input, the input source is connected to the first input of the first two-input switching device, the reference voltage source is connected to the second input, the first input of the delay line is connected to the output, the p-1 outputs of which are connected to the inputs of the p-1 dual output switching devices, each of which the first output through the corresponding analog storage device and the second output are directly connected, with the inputs of the corresponding element is compared to this bit, the BBKOfi comparison elements, besides the comparison element They are connected to the first inputs of the corresponding two-input switching devices, whose connectors are connected to the p-1 input delay line, the source of the reference voltage is connected to the input of the resistor R-2R matrix, the p-1 outputs of which are connected to the second inputs of the p-1 dvuhvkodovy devices-switching. Sources of information taken into account in the examination. 1. Balakai V.G. and others. Integrated circuits of the ADC and DAC. Energie, 1978, p. 55.

2. Electronic Design 1969, 1, p. 101-102 (prototype).

6

R

five