SU807352A1 - Устройство дл считывани графи-чЕСКОй иНфОРМАции - Google Patents
Устройство дл считывани графи-чЕСКОй иНфОРМАции Download PDFInfo
- Publication number
- SU807352A1 SU807352A1 SU782660885A SU2660885A SU807352A1 SU 807352 A1 SU807352 A1 SU 807352A1 SU 782660885 A SU782660885 A SU 782660885A SU 2660885 A SU2660885 A SU 2660885A SU 807352 A1 SU807352 A1 SU 807352A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- elements
- decoder
- trigger
- unit
- Prior art date
Links
Landscapes
- Holo Graphy (AREA)
Description
(54) УСТРОЙСТВО ДЛЯ СЧИТЫВАНИЯ ГРАФИЧЕСКОЙ ИНФОРМАЦИИ
1
Изобретение относитс к автоматике и вычислительной технике, в частности к устройствам дл считывани графической информации.
Известно устройство дл считывани графической информации, которое содержит датчик координат, св занный с механизмом передачи движени , блоком питани и преобразователем фаза-код, подключенным к блоку регистрации данных l.
Недостатком устройства вл етс то, что оно не обеспечивает быстрого кодировани непрерывным обходом контура . .
Наиболее близким по технической сущности к предлагаемому вл етс устройство, содержащее генератор импульсов , подключенный к делителю частоты, блоки управлени и последовательно соединенные датчик координат , входы которого подключены к блоку питани и к приводу, а выход к формирователю импульсов, аналогоцифровой преобразователь и блок регистрации информации, другие входы которого подключены к блокам управлени 2.
Недостатком известного устройства вл етс низкое быстродействие.
Цель изобретени - повышение быстродействи устройства.
Поставленна цель достигаетс тем, что устройство содержит дешифратор , соединенный с делителем частоты , с формирователем импульсов и с блоками управлени , элементы Н, входы которых подключены к дешифратору и к соответствующим блокам управлени , а выходы соединены с первым блоком управлени , и элементы ИЛИ, входы одного из которых подключены к соответствующим элементам И, входы другого - к дешифратору, а выходы элементов ИЛИ соединены со вторым блоком управлени .
Кроме того, блоки управлени содержат последовательно соединенные первый триггер, подключенный к первому элементу И, второй элемент И и второй триггер.
На чертеже представлена блок-схема устройства.
Устройство содержит датчик 1 координат , привод 2, блок 3 питани , ансшого-цифровой преобразователь 4, выполненный, например, в виде преобраэовател фаза-код, блок 5 регистрации информации, генератор 6 импульсов , делитель 7 частоты, деишфратор 8, формирователь 9 импульсов, первый 10 и второй 11 элементы И, первый 12 и второй 13 элементы ИЛИ, первый 14 и второй 15 блоки управле нй , содержащее-первый триггер 16, первый элемент И 17, второй -элемент И 18 и второй -триггер 19.
Устройство работает следующим образом .
Генератор 6 импульсов вырабатывает тактовые импульсы высокой стабильной частоты/ которые поступают на вход делител 7. Выходные сигналы делитед 7 поступают на вход блока 3 питани , который вырабатываеог синусоидальное напр жение, синхронизированное по фазе с входными сигналамДатчнк 1 координат питаетс выходньп-л напр жением блока 3. Фаза выходного синусоидального напр жени датчика 1. сдвинута относительно выходных. сигналов делител 7, поступающих на вход преобразовател фаза-код 4, пропорционально координатному положению привода 2. Преобразователь фазакод 4 осуществл ет преобразование сдвига фаз в кодкоординаты, который поступает в блок 5 регистрации данных . Код приращений координат вырабатываетс при непрерывном обходе кодируемого контура следующим образом . Формирователь 9 формирует короткие фазовые импульсы, фаза которых соответствует фазе выходного сигнала датчика 1 координат. При непрерывном обходе кодируемого контура имеет место непрерывное изменение фазы импульсов, вырабатываемых формирователем 9.
При изменени-и координаты в одном направлении имеет место последователное чередование зон положени привода 2, в которых фазовый импульс совпадает с состо ни ми 00, 01, 11, 10, 00 ..., работающих в циклическом коде младших разр дов делител 7, подключенных к дешифратору 8, и при изменении координаты в другом направлении имеет место обратное чередование , зон положени привода 2, в которых -фазовый импульс совпадает с состо ни ми 00, 10, 11, 01, 00 ... тех же разр дов делител 7. В зонах 00 и 01 фазовый импульс проходит соответственно на третий и четвертый выходы дешифратора 8,, при этом тригТер 19 . первого блока 14 .и триггеры 16 и .19 второго блока 15 устанавливаютс в нулевое состо ние.. Перемещение привода 2 .осуществл етс либо в пр мом, либо в обратном направлени х .
Если перемещение привода 2 осуществл етс . в пр мом направлении, to он-попадает в-зону, когда фазовый импульс совпадает с состо нием 11 младёайХ:разр дов делител 7., Следовательно , фазовый им11ульс - проходит нл первый выход дешифратора 8, проходит через первый элемент И 10 и устанавливает в единичное состо ние триггер 16 блока 14 и чераз элемент ИЛИ 12 ,- триггер 16 блока 15. В следующей зоне 10 фазовый импульс - проходит на второй выход дешифратора 8, проходит через элемент И 17 блока 14
элемент И 18 блока 15 и устанавливает в единичное состо ние триггер
блока 15. В дальнейшем,, в зоне
01фазовый импульс пройдет на четвертый выход дешифратора В и установит триггер 19 блока 15. в нулевое состо ние . Число выходных сигналов триггера 19 блока 15, поступивших в блок
5 регистрации данных, пропорционально координатному перемещению привода
2в пр мом направлении. :
Если перемещение привода 2 осуществл етс в обратном направлении, то он попадает в зону, когда фазовый импульс совпадает .с состо нием 10 младших разр дов .-делител 7. Следо-вательно , фазовый импульс проходит на второй выход дешиф;ратор 8, проходит через элемент И 11 и устанавли- вает в нулевое состо ние триггер 16 блока 14 и через элемент ИЛИ 12 устанавливает в единичное состо ние триггер 16 блока 15, В следующей зоне 11 фазовый импульс проходит на первый выход дешифратора 8, проходит через элемент И 17 блока 15, элемент И 18 блока 14 и устанавливает в единичное состо ние триггер 19 блока Л4. В дальнейшем, в зоне 00 фазовый :импульс пройдет на третий выход дешифратора 8 и установит триггер 19 блока 14 в нулевое состо ние. Число. выходных сигналов этого триггера 19, поступивших в блок 5 регистрации данных, пропорционально координатному перемещению привода 2 в обратном направлении.
Введение новых блока и элементов И, ИЛИ и новых-конструктивных св зей позволило существенно повысить быстродействие устройства.Формула изобретени
Claims (2)
1. Устройство дл считывани графической информации,- содержащее генератор импульсов,. подключенный к делителю частоты,. блоки управлени и последовательно.соединенные датчик
координат, входы которого подключены к блоку питани -и к приводу, а вы- ход - к формирователю-импульсов, аналого-цифровой преобразователь и блок регистрации информации, (ругие входы которого- подключены к блокам
управлени ,. отличающее ее. тем, что, с целью повышени быстродействи устройства, оно .содержит дешифратор, соединенный с делителем частоты, с формирователем.импульсов
и с блоками управлени , элементы И,
входы которых подключены к дешифратору и к соответствуюшим -блокам управлени , а выходы- соединены с первым блоком управлени , и элементы ИЛИ, входы одного из которых подключены к соответствующим элементам И, входы другого - к дешифратору, а выходы элементов ИЛИ соединены со вторым блоком упралени .
2. Устройство по п.1, о т л и чающеес тем, что ка адый блок
управлени содержит последовательно соединенные первый триггер, подключенный к первому элементу И, второй элемент -К и второй триггбр.
Источники информгщии, прин тые so внимание прИ- экспертизе
1.ABTQpcKoe свидетельство СССР W590780, ш. G 06 К 11/00,, 1974.
2.Патент Японии 30575,
кл. 97 (7) В 67, 1972 (прототип)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782660885A SU807352A1 (ru) | 1978-08-18 | 1978-08-18 | Устройство дл считывани графи-чЕСКОй иНфОРМАции |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782660885A SU807352A1 (ru) | 1978-08-18 | 1978-08-18 | Устройство дл считывани графи-чЕСКОй иНфОРМАции |
Publications (1)
Publication Number | Publication Date |
---|---|
SU807352A1 true SU807352A1 (ru) | 1981-02-23 |
Family
ID=20783906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782660885A SU807352A1 (ru) | 1978-08-18 | 1978-08-18 | Устройство дл считывани графи-чЕСКОй иНфОРМАции |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU807352A1 (ru) |
-
1978
- 1978-08-18 SU SU782660885A patent/SU807352A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU807352A1 (ru) | Устройство дл считывани графи-чЕСКОй иНфОРМАции | |
SU1261114A1 (ru) | Преобразователь перемещени в код | |
SU1345350A1 (ru) | Устройство дл изменени пор дка следовани двоичного кода | |
SU840994A1 (ru) | Преобразователь угла поворотаВАлА B КОд | |
SU842775A1 (ru) | Устройство дл сопр жени | |
SU517889A1 (ru) | Устройство дл ввода информации | |
SU622143A1 (ru) | Устройство дл определени направлени перемещени объектов | |
SU541189A1 (ru) | Преобразователь перемещени в код | |
SU1179534A1 (ru) | Преобразователь перемещени в код | |
SU1439737A1 (ru) | Преобразователь перемещени в код | |
SU1420668A1 (ru) | Преобразователь перемещени в код | |
SU1359884A2 (ru) | Генератор пр моугольных импульсов | |
SU888099A1 (ru) | Устройство дл ввода информации | |
SU847333A1 (ru) | Преобразователь перемещени в код | |
SU650086A1 (ru) | Устройство дл классификации изображений микрообьектов | |
SU1603360A1 (ru) | Генератор систем базисных функций Аристова | |
SU748477A1 (ru) | Преобразователь угла поворота вала в код | |
SU1141574A1 (ru) | Преобразователь перемещени в код | |
SU1538170A1 (ru) | Генератор базисных функций Аристова | |
JP2770195B2 (ja) | アブソリュートエンコーダ | |
SU1105758A1 (ru) | Устройство дл преобразовани сигналов фотоэлектрического датчика | |
SU824258A1 (ru) | Преобразователь угла поворота валаВ КОд | |
SU1057976A1 (ru) | Преобразователь угла поворота вала в код | |
SU748396A1 (ru) | Многоразр дный датчик двоичного кода | |
SU911694A1 (ru) | Управл емый генератор импульсных последовательностей |