SU801104A1 - Analogue storage - Google Patents

Analogue storage Download PDF

Info

Publication number
SU801104A1
SU801104A1 SU792741615A SU2741615A SU801104A1 SU 801104 A1 SU801104 A1 SU 801104A1 SU 792741615 A SU792741615 A SU 792741615A SU 2741615 A SU2741615 A SU 2741615A SU 801104 A1 SU801104 A1 SU 801104A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
storage
operational amplifier
key
Prior art date
Application number
SU792741615A
Other languages
Russian (ru)
Inventor
Станислав Матвеевич Голик
Виктор Николаевич Гойденко
Владимир Васильевич Ванжула
Original Assignee
Киевский Научно-Исследователь-Ский И Конструкторский Институтпериферийного Оборудования
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Киевский Научно-Исследователь-Ский И Конструкторский Институтпериферийного Оборудования filed Critical Киевский Научно-Исследователь-Ский И Конструкторский Институтпериферийного Оборудования
Priority to SU792741615A priority Critical patent/SU801104A1/en
Application granted granted Critical
Publication of SU801104A1 publication Critical patent/SU801104A1/en

Links

Landscapes

  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)

Description

Изобретение относитс  к вычислительной технике и может быть использовано , например в контрольно-измерительных приборах. известно запоминающее устройство, содержащее входной и выходной усилители , переключающие элементы и запоминающую емкость 1. Недостатком этого устройства  вл  етс  большой уровень коммутационных помех, что не позвол ет использовать такие запоминающие устройства в изме рительных устройствах систем обработ ки информации. Наиболее близким к предлагаемому .  вл емс  аналоговое запоминающее уст ройство, содержащее три ключа,; входной и выходной операционные усилители , запоминающую емкость, выход вход ного .операционного усилител  соедине через последовательно соединенные первый и второй ключи со входом выходного операционного усилител  и одной из обмоток запоминающей емкости на входе выходного операционного усилител  2. Недостатком этого устройства  вл  етс  недостаточна  точность. Цель изобретени  - повышение точности устройства. Поставленна  цель достигаетс  тем, что в аналоговом запоминакицем устройстве , содержащем три ключа, входной и выходной операционные усилители, накопительный элемент, выход входного операционного усилител  подключен через последовательно соединенные первый и второй ключи ко входу выходного операционного усилител  и одному из выводов ; накопительного элемента , другой вывод которого подключен к шине нулевого потенциала, выход третьего ключа подключен к инвертирующему входу входного операционного усилител , а вход - к выходу выходного операционного усилител , в него введены резистор и RC-цепочка, вход которой подключен к выходу входного операционного усилител , а выход к выходу третьего ключа, один вывод резистора подключен к выходу первого ключа, другой вывод - ко входу третьего ключа. На чертеже изображена блок-схема аналогового запоминающего устройства. Аналоговое запоминающее устройство состоит из входного операционного усилител  1, первого ключа 2, запоминающей емкости (конденсатор) 3, выходного операционного усилител  4,The invention relates to computing and can be used, for example, in instrumentation. a memory device is known that contains input and output amplifiers, switching elements and storage capacitance 1. A disadvantage of this device is a large level of switching interference, which prevents the use of such storage devices in measuring devices of information processing systems. Closest to the proposed. There is an analog storage device containing three keys ,; input and output operational amplifiers, storage capacitance, output of an operational amplifier connected via serially connected first and second keys to the input of the output operational amplifier and one of the windings of the storage capacitance at the input of the output operational amplifier 2. The disadvantage of this device is insufficient accuracy. The purpose of the invention is to improve the accuracy of the device. The goal is achieved by the fact that in an analog storage device comprising three keys, an input and output operational amplifiers, a storage element, the output of the input operational amplifier is connected via serially connected first and second keys to the input of the output operational amplifier and one of the terminals; the storage element, the other output of which is connected to the zero potential bus, the output of the third key is connected to the inverting input of the input operational amplifier, and the input is connected to the output of the output operational amplifier, a resistor and an RC-chain are inserted into it, the input of which is connected to the output of the input operational amplifier, and the output to the output of the third key, one output of the resistor is connected to the output of the first key, the other output to the input of the third key. The drawing shows a block diagram of an analog storage device. The analog storage device consists of an input operational amplifier 1, a first switch 2, a storage capacitor (capacitor) 3, an output operational amplifier 4,

второго ключа 5, третьего ключа 6, реэцстора 7 и RC-цепочки 8.the second key 5, the third key 6, retsstora 7 and RC-chain 8.

Устройство работает следующим образом .The device works as follows.

Входное напр жение подаетс  на неинвертирукхдий вход входного операционного усилител . В режиме выборкЦ ключк 3, 5, 6 замкнуты, при этом напр жемм на накопительном элементе повтор ет входное напр жение с учетом коэффициента передачи выходного операционного усилител  (повторител ) 4 и ключа б. Напр жение обратной св зи снимаетс  с-выхода устройства, что исключает разр д накопительного элемента по цепи обратной св зи в режиме хранени , снижает требовани  к величине коэффициента передачи повторител  4 и входного сопротивлени  входного операционного усилител . Погрешностью от падени  напр жени  на открытом ключе 6 можно пренебречь, если обеспечить достаточно высокое входное сопротивление входного операционного усилител  на инвертирующем входе (свьлие 100 кОм) по сравнению с сопротивлением открытого клю.ча 6. Через RC-цепочку поддерживаетс  обратна  св зь по переменному току на инвертирующий вход входного операционного усилител  во врем  нахождени  ключей в состо нии неопределенности при их коммутации. На врем  выборки действие RC-цепочки блокируетс  через открытый ключ 6 выходным сопротивлением выходного операционного усилител  (повторител ) 4. Активное сопротивление НС-цепочки должно быть на 2-3 пор дка выше сопротивлени  открытого ключа б, посто нна  времени определ етс  временем действи  коммутационных помех. При переходе к режиму хранени  ключи 2, 5, 6 размыкаютс  и ча накопительном элементе фиксируетс  напр жение, установившеес  к концу выборки до размыкани  ключей. Через резистор 7 с выхода, повторител  4 на вход ключа 5 подаетс  напр жение, обеспечивакицее выравниваннв потенциалов на его входе и выходе. Это исключает погрешность, вызванную разр дом накопительного эле еыт1В1 через обратное сопротивление закрытогоключа в режиме хранени . Величина сопротивлени  резистора 7 определ етс  из услови  допустимой нагрузки в цепи выхода входного one рационного усилител . Погрешность, вызванна  вли нием резистора 7 в режиме выборки убираетс  цепью .отрицательной обратной св зи.The input voltage is applied to the non-inverted input input of the operational amplifier. In the selection mode, the key 3, 5, 6 is closed, while the voltage on the cumulative element repeats the input voltage, taking into account the transfer coefficient of the output operational amplifier (repeater) 4 and key b. The feedback voltage is removed from the device's output, which eliminates the discharge of the storage element along the feedback circuit in the storage mode, reduces the requirements for the magnitude of the transfer coefficient of the repeater 4 and the input resistance of the input operational amplifier. The error from the voltage drop on the open key 6 can be neglected if we ensure a sufficiently high input resistance of the input operational amplifier at the inverting input (100 kOhm) compared to the resistance of the open key 6. AC feedback is maintained through the RC chain to the inverting input of the input operational amplifier while the keys are in the state of uncertainty when they are switched. At the sampling time, the action of the RC chain is blocked through the public key 6 by the output impedance of the output operational amplifier (repeater) 4. The active resistance of the HC circuit must be 2-3 orders of magnitude higher than the resistance of the public key b, the time constant is determined by the duration of the switching noise . When switching to the storage mode, the keys 2, 5, 6 are opened and the accumulative element locks the voltage set at the end of the sample before the keys are opened. Through a resistor 7 from the output, a repeater 4 to the input of the key 5 is supplied with voltage, ensuring the equalization of the potentials at its input and output. This eliminates the inaccuracy caused by the discharge of the storage cell 1B1 through the reverse resistance of the closed key in the storage mode. The resistance value of the resistor 7 is determined from the condition of the permissible load in the output circuit of the input one of the amplifier. The error caused by the influence of the resistor 7 in the sampling mode is removed by a negative feedback circuit.

Введение RC-цепочки и резистора, а также новых св зей в предлагаемое запоминающее устройство привод т к уменьшению сигнала помехи и Динамической погрешности. Экспериментальна  проверка устройства как в виде отдельного макета, а также в составе информационной измерительной системы показала, что переходные помехи и динамическа  погрешность уменьшены в 2-3 раза по сравнению с известными аналоговыми запоминающими устройствами . Надежность работы и врем  запоминани  устройства повысилась, так как исключены импульсные помехи во врем  обращени  непосредственно к адресуемой  чейке или соседним, врем  хранени  .информации в каждой из  чеек пам ти равно 5-7 с, погрешность хранени  информации за это врем  равна Ojl± :f 10 MB..The introduction of the RC chain and resistor, as well as new connections to the proposed storage device, leads to a decrease in the interference signal and Dynamic error. Experimental verification of the device, both as a separate layout and as part of an information measuring system, showed that crosstalk and dynamic error are reduced by a factor of 2-3 compared with known analog storage devices. The reliability of operation and the storage time of the device increased, since impulse noise was eliminated during the access to the addressable cell or the adjacent cell directly, the storage time of information in each of the memory cells is 5-7 seconds, the error of information storage during this time is Ojl ±: f 10 MB ..

Claims (2)

1.Авторское свидетельство СССР №548008, кл. G 11 С 27/00, 1.975.1. USSR author's certificate No. 548008, cl. G 11 C 27/00, 1.975. 2.Авторское свидетельство СССР 461454, кл. G 11 С 27/00, 1973 (прототип).2. Authors certificate of the USSR 461454, cl. G 11 C 27/00, 1973 (prototype).
SU792741615A 1979-03-20 1979-03-20 Analogue storage SU801104A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792741615A SU801104A1 (en) 1979-03-20 1979-03-20 Analogue storage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792741615A SU801104A1 (en) 1979-03-20 1979-03-20 Analogue storage

Publications (1)

Publication Number Publication Date
SU801104A1 true SU801104A1 (en) 1981-01-30

Family

ID=20817341

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792741615A SU801104A1 (en) 1979-03-20 1979-03-20 Analogue storage

Country Status (1)

Country Link
SU (1) SU801104A1 (en)

Similar Documents

Publication Publication Date Title
ATE275731T1 (en) CHARGE TRANSFER CAPACITY MEASUREMENT CIRCUIT
KR920008753A (en) Semiconductor memory
SU1076001A3 (en) Memory cell for integral matrix storage unit
US4125813A (en) Operational amplifier decoupling circuit
SU801104A1 (en) Analogue storage
KR0161274B1 (en) Ratiometric measurement circuit with improved noise rejection
SU894795A1 (en) Analogue storage
SU461454A1 (en) Analog storage device
SU942154A1 (en) Analogue storage device
SU1267482A1 (en) Analog storage
SU720513A1 (en) Analog memory
SU830584A1 (en) Analogue storage
SU621024A1 (en) Analogue storage
SU905861A1 (en) Analogue storage device
SU760191A1 (en) Storage
SU599283A1 (en) Analogue storage
SU1548813A1 (en) Analog memory device unit
SU991513A1 (en) Analog memory
SU622167A1 (en) Information reproducing unit for storage
SU830582A1 (en) Analogue storage
SU586500A1 (en) Analogue storage
SU362352A1 (en) DEVICE FOR STORING OF CONTINUOUS STRESSES
SU809216A2 (en) Computing device
SU748854A1 (en) Pulsed phase detector
SU1484163A1 (en) Analog storage