Claims (1)
00 ГС 1 Изобретение относитс к вычислительной технике, в. частности к запоминающим устройствам, и может быть использовано дл хранени аналоговой информации в аналого-цифровых преобразовател х . Целью изобретени вл етс увеличение времени хранени устройства. На чертеже представлена функциональна схема предлагаемого устройства . Устройство содержит основной 1 и дополнительный 2 операционные усилители , ключи 3 и 4, накопительные элементы на конденсаторах 5 и 6,пассивные элементы на резисторах 7 и 8, шину 9 нулевого потенциала. Устройство работает следующим образом . В режиме запоминани входного напр жени Uix ключи 3 и 4 замкнуты, и, следовательно, усилитель 1 работает в режиме повторител . На первом выходе формируетс напр жение Up на втором выходе - напр жение R7 R8, R7 - значени сопротивлений резисторов 7 и 8 На инвертирун дем входе усилител 1 поддерживаетс напр жение U,, , а на инвертирун цем входе усилител 2 напр жение , равное нулю. Таким образом конденсаторы 5 и 6 зар жены до значени напр жени U, . Когда ключи 3 и 4 размыкаютс , устройство переводитс в режим хране ни информации. Если идеализировать схему, счита входные токи обоих уси лителей 1 и 2 равными нулю и сопротивление утечки конденсаторов 5 и 6 равным бесконечности, то они будут сохран ть зар д неограниченно долго Вследствие этого ток через резисторы 7 и 8 будетсохран тьс неизменным и равным иft, /R8, и на первом выходе будет поддерживатьс напр жение и„ В реальной схеме конденсаторы 5 и 6 будут разр жатьс через сопротив лени утечки между обкладками. При равенстве сопротивлений утечки конденсаторов 5 и 6 посто нные времени разр да будут одинаковыми и, следов тельно, напр жение на обкладках кон денсаторов 5 и 6 будут уменьшатьс 2 С одинаковой скоростью. Разность напр жений на конденсаторах 5 и 6 будет сохран тьс посто нной (близкой к нулю), поэтому значение напр жени на первом выходе будет также оставатьс посто нным и равным U, . Таким образом, в предложенном устройстве имеетс компенсаци вли ни сопротивлений утечки конденсаторов 5 и 6, что приводит к увеличению времени хранени5 информации в 3-5 раз по сравнению с прототипом. Формула изобретени Аналоговое запоминающее устройство , содержащее основной операционный усилитель, инвертирующий вход которого соединен с выходом первого ключа, первый накопительный элемент на первом конденсаторе, одна из обкладок которого соединена с выходом первого ключа, вход которого соединен с выходом основного операционного усилител , второй накопительньй элемент на втором конденсаторе, одна из обкладок которого соединена с шиной нулевого потенциала, второй ключ, вход которого вл етс входом устройства , выход второго ключа соединен с другой обкладкой второго конденсатора и с неинвертирующим входом основного операционного усилител , выход которого вл етс первым выходом устройства, отличающеес тем, что, с целью увеличени времени хранени устройства, в него введены первьй и второй пассивные элементы на первом и втором резисторах , дополнительный операционньй усилитель, выход которого вл етс вторым выходом устройства и соединен с одним из выводов первого резистора, второй вывод которого соединен с другой обкладкой первого конденсатора, с одним из выводов второго резистора и с инвертирующим входом дополнительного операционного усилител , другой вывод второго резистора соединен с выходом основного операционного усилител , неинвертирующий вход дополнительного операционного усилител соединен с шиной нулевого потенциала .00 GS 1 The invention relates to computing, c. in particular, to storage devices, and can be used to store analog information in analog-to-digital converters. The aim of the invention is to increase the storage time of the device. The drawing shows a functional diagram of the device. The device contains main 1 and additional 2 operational amplifiers, switches 3 and 4, accumulative elements on capacitors 5 and 6, passive elements on resistors 7 and 8, bus 9 of zero potential. The device works as follows. In the memory input voltage Uix mode, the keys 3 and 4 are closed, and therefore, the amplifier 1 operates in repeater mode. At the first output, the voltage Up is formed at the second output - voltage R7 R8, R7 - resistance values of resistors 7 and 8. Inverting the input of amplifier 1 maintains voltage U ,, and at inverting the input of amplifier 2 a voltage equal to zero. Thus, capacitors 5 and 6 are charged to the value of voltage U,. When keys 3 and 4 are opened, the device is switched to the information storage mode. If you idealize the circuit, assuming the input currents of both amplifiers 1 and 2 are equal to zero and the leakage resistance of capacitors 5 and 6 is equal to infinity, they will keep the charge indefinitely long. As a result, the current through resistors 7 and 8 will be kept unchanged and equal to ft, / R8, and the voltage on the first output will be maintained, and in the actual circuit, capacitors 5 and 6 will be discharged through the leakage resistance between the plates. If the leakage resistances of the capacitors 5 and 6 are equal, the constant discharge times will be the same and, therefore, the voltage on the plates of the capacitors 5 and 6 will decrease by 2 C at the same speed. The voltage difference across the capacitors 5 and 6 will be kept constant (close to zero), so the voltage value at the first output will also remain constant and equal to U,. Thus, in the proposed device, there is a compensation for the influence of the leakage resistance of capacitors 5 and 6, which leads to an increase in the storage time5 of information by a factor of 3-5 compared with the prototype. Analog memory device containing a main operational amplifier, the inverting input of which is connected to the output of the first key, the first storage element on the first capacitor, one of the plates of which is connected to the output of the first key, the input of which is connected to the output of the main operational amplifier, the second capacitor, one of the plates of which is connected to the zero potential bus, the second key, the input of which is the input of the device, the output of the second key The tea is connected to another plate of the second capacitor and to the non-inverting input of the main operational amplifier, the output of which is the first output of the device, characterized in that, in order to increase the storage time of the device, the first and second passive elements on the first and second resistors, an operational amplifier, the output of which is the second output of the device and connected to one of the terminals of the first resistor, the second output of which is connected to the other plate of the first capacitor, to one of the terminals of the second resistor and with the inverting input of the additional operational amplifier; another terminal of the second resistor is connected to the output of the main operational amplifier; the non-inverting input of the additional operational amplifier is connected to the zero potential bus.