SU830584A1 - Analogue storage - Google Patents

Analogue storage Download PDF

Info

Publication number
SU830584A1
SU830584A1 SU792801891A SU2801891A SU830584A1 SU 830584 A1 SU830584 A1 SU 830584A1 SU 792801891 A SU792801891 A SU 792801891A SU 2801891 A SU2801891 A SU 2801891A SU 830584 A1 SU830584 A1 SU 830584A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
operational amplifier
key
keys
Prior art date
Application number
SU792801891A
Other languages
Russian (ru)
Inventor
Александр Владимирович Липень
Владимир Феликсович Прокофьев
Original Assignee
Предприятие П/Я М-5539
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5539 filed Critical Предприятие П/Я М-5539
Priority to SU792801891A priority Critical patent/SU830584A1/en
Application granted granted Critical
Publication of SU830584A1 publication Critical patent/SU830584A1/en

Links

Landscapes

  • Amplifiers (AREA)

Description

Изобретение относитс  к вычислительной технике, в частности к аналоговым запоминающим устройствам и может быть использовано .дл  выборки и хранени  мгновенных значени аналогового сигнала, .например, в анашого-цифровых преобразовател х. Известны устройства выборки и хранени  -интеграторного типа, выпол ненные на одном операционном усилителе {l и 2. Однако эти устройства характеризуютс  динамической погрешностью, вызванной проникновением через паразитную проходную емкость основног аналогового ключа помех, источником которых  вл етс  измен ющеес  входное напр жение в режиме хранени . Наиболее близким по--технической сущности к предлагаемому  вл етс  устройство, содержащее вспомогатель аналоговый ключ, конечное пр мое сопротивление которого образует с масштабными резисторами делитель, ослабл ющий воздействие измен ющего с  входного напр жени  в режиме хранени . Кроме того, устройство со держит операционный усилитель с кон денсатором пам ти в цепи обратной св зи, основной аналоговый ключ. два послздовательно соединенных масштабных резистора, вспомогательный аналоговый ключ, через конечное пр мое сопротивление которого точка соединени  масштабных резисторов и входа основного аналогового ключа соедин етс  с шиной нулевого потенциала з. Недост,:.ток данного устройства заключаетс  в том, что оно имеет ограниченную возможность уменьшени  посто нной цепи зар да конденсатора пам ти, определ ющую погрешность слежени , так как с уменьшением масштабных резисторов падает коэффициент ослаблени  делител , что снижает точность устройства. Цель изобретени  - повышение точности устройства. Поставленна  цель достигаетс  тем, что в аналоговое запоминагощее устройство, содержащее первый операционный усилитель, неинвертируквдий вход которого соединен с шиной нулевого потенциала, накопительный элемент,- например конденсатор, одна из обкладок которого соединена с инвертирующим входом первого операционного усилител  и через первый ключ с одними из выводов первого и второго пассивных элементов, например резисторов, друга  обкладка конденсатора подключена к выходу первого операционного усилител , второй .клю, выход которого соединен с шиной нулевого потенциала, введены второй и третий операционные усилители , охваченные по инвертирующим входам обратной св зью, третий,четвертый и п тый ключи, причем неинвертируювдий вход второго операционного усилител  подсоединен ко входу второго ключа и через третий ключ к выходу первого операционного усилител , выход второго операционного усилител  подключен к другому выводу второго резистора, выход третьего операционного усилител  соединен с другим выводом первого резистора, неинвертирующий вход третьего операционного усилител  через четвертый ключ соединен со входом устройства и через п тый ключ с шиной нулевого потенциала.The invention relates to computing, in particular, analog storage devices and can be used to sample and store the instantaneous values of an analog signal, for example, in analog-digital converters. Sampling and storage devices of the integrator type, made on one operational amplifier {l and 2, are known. However, these devices are characterized by dynamic error caused by the penetration through the parasitic pass-through capacitance of the main analog interference key, the source of which is variable input voltage . The closest in technical essence to the present invention is a device containing an auxiliary analog switch, the final direct resistance of which forms a divider with large-scale resistors that attenuates the effect of changing the input voltage in storage mode. In addition, the device contains an operational amplifier with a memory capacitor in the feedback circuit, the main analog switch. two successively connected scale resistors, an auxiliary analog switch, through the final direct resistance of which the connection point of the scale resistors and the input of the main analog switch is connected to the zero potential bus 3. The fault:: the current of this device lies in the fact that it has a limited ability to reduce the constant charge circuit of the memory capacitor, which determines the tracking error, because the attenuation factor of the divider decreases with decreasing scale resistors, which reduces the accuracy of the device. The purpose of the invention is to improve the accuracy of the device. The goal is achieved in that an analog storage device containing a first operational amplifier, the non-inverted input of which is connected to a zero potential bus, a storage element, for example a capacitor, one of the plates of which is connected to the inverting input of the first operational amplifier and through the first key to one of the findings of the first and second passive elements, such as resistors, another capacitor plate is connected to the output of the first operational amplifier, the second. connected to the zero potential bus, the second and third operational amplifiers are introduced, covered by the inverting inputs by feedback, the third, fourth and fifth keys, with the noninverting input of the second operational amplifier connected to the input of the second key and through the third key to the output of the first operational amplifier, the output of the second opamp is connected to another output of the second resistor, the output of the third opamp is connected to another output of the first resistor, the non-inverting input of the third op is The ion amplifier is connected via the fourth switch to the device input and through the fifth switch to the zero potential bus.

На чертеже изображена функциональна  схема устройства.The drawing shows a functional diagram of the device.

Устройство содержит операционные усилители 1-3, ключи 4-8, пассивные элементы, например резисторы 9 и 10, накопительный элемент, например, конденсатор 11, вход 12 устройства, выход 13 устройства и шину 14 нулевого потенциала.The device contains operational amplifiers 1-3, keys 4-8, passive elements, for example resistors 9 and 10, a storage element, for example, a capacitor 11, an input 12 of the device, an output 13 of the device and a bus 14 of zero potential.

В режиме выборки ключи 4,6 и 7 открыты, к-лючи 8 и 5 закрыты. Выходное напр жение операционного усилител  1 отслеживает измен ющеес  входное напр жение, поступак дее на вход 12 устройства, с посто нной времени , где С-емкость конденсатора 11; R -.сопротивление резистора 10, Падением напр жени  на ключах 6 и 7 можно пренебречь, так как их пр мые сопротивлени  много меньше входных сопротивлений операционных усилителе 2 и 3,включенных по схеме повторител  . . .In sampling mode, the keys 4.6 and 7 are open, keys 8 and 5 are closed. The output voltage of the operational amplifier 1 monitors the varying input voltage, the input to the device input 12, with a constant time, where C is the capacitance of the capacitor 11; R is the resistance of the resistor 10. The voltage drop on the keys 6 and 7 can be neglected, since their direct resistance is much less than the input resistances of the operational amplifiers 2 and 3, included in the repeater circuit. . .

При переходе устройства из режима выборки к режиму хранени  ключи 4,6 и 7 закрываютс , ключи 8 и 5 открываютс , неинвертирующий вход операционного усилител  2 отключаетс  от выхода операционного усилител  1 и подключаетс  через пр мое сопротивление ключа 5 к шиненулевого потенциала , а выход операционного усилител  2 соедин етс  с выходом операционного усилител  3, неинвертирую1ДИЙ вход которого подключаетс  через пр мое сопротивление ключа 8 к шине нулевого потенциала. При этом на выходах операционных усилителей 2 и 3 устанавливаютс  нулевые потенциалы, что приводит к сохранению нулевого по енциала на ключе 4.When the device goes from the sampling mode to the storage mode, the keys 4.6 and 7 are closed, the keys 8 and 5 open, the non-inverting input of the operational amplifier 2 is disconnected from the output of the operational amplifier 1 and connected via a direct resistance of the key 5 to the bus-zero potential, and the output of the operational amplifier 2 is connected to the output of the operational amplifier 3, the non-inverting input of which is connected via the direct resistance of the switch 8 to the zero-potential bus. In this case, at the outputs of the operational amplifiers 2 and 3, zero potentials are set, which leads to the preservation of the zero potential on the key 4.

в режиме хранени  измен ющеес  входное напр жение не проникает на ключ 4, так как шунтируетс  пр мым сопротивлением ключа 8, которое много меньше импеданса разомкнутого ключа 7. При этом величина резисторов 9 и 10 не вли ет на ослабление измен ющегос  входного напр жени , так как ограничена снизу только .нагрузочной способностью операционных усилителей 1-гЗ.in the storage mode, the varying input voltage does not penetrate the key 4, as it is shunted by the direct resistance of the key 8, which is much less than the impedance of the open key 7. The value of the resistors 9 and 10 does not affect the attenuation of the varying input voltage, so as it is limited from below only by the loading capacity of 1-h3 operational amplifiers.

Таким образом, возможно практически полностью исключить вли ни е измен ющегос  входного напр жени  при Мсшой посто нной времени цепи зар да конденсатора 11. Кроме того, в предлагаемом устройстве в режиме хранени  ток через резисторы 9 и 10 не протекает и, следовательнр, не происходит рассеивани  мощности, 5 что улучшает тепловой режим работы устройства, повышает его стабильность и снижает требовани  к выходной мощности операционнь1Х усилителей .Thus, it is possible to almost completely eliminate the influence of a variable input voltage when Mssh constant time of the charge circuit of the capacitor 11. In addition, in the proposed device in the storage mode, the current through the resistors 9 and 10 does not flow and, therefore, does not dissipate 5, which improves the thermal mode of the device, increases its stability and reduces the output power requirements of operational amplifiers.

По сравнению с известным предлагаемое устройство имеет более высокие точность, стабильность и в нем снижены требовани  к выходной мощности основных элементов устройства-операционных усилителей.Compared with the known device, the proposed device has higher accuracy, stability and reduced requirements for the output power of the main elements of the device-operational amplifiers.

Claims (3)

1. Авторское свидетельство СССР 193174, кл. G 11 С 27/00, 1967.1. USSR author's certificate 193174, cl. G 11 C 27/00, 1967. 2.Авторское свидетельство СССР № 587508, кл. G 11 С 27/00, 1977.2. USSR author's certificate number 587508, cl. G 11 C 27/00, 1977. 3.Измерени , контроль и автоматика . Реферативный сборник. 1976, № 4, с. 10, рис. 7 (прототип).3. Measurement, control and automation. Abstract collection. 1976, No. 4, p. 10, fig. 7 (prototype). ft ft
SU792801891A 1979-07-30 1979-07-30 Analogue storage SU830584A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792801891A SU830584A1 (en) 1979-07-30 1979-07-30 Analogue storage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792801891A SU830584A1 (en) 1979-07-30 1979-07-30 Analogue storage

Publications (1)

Publication Number Publication Date
SU830584A1 true SU830584A1 (en) 1981-05-15

Family

ID=20843070

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792801891A SU830584A1 (en) 1979-07-30 1979-07-30 Analogue storage

Country Status (1)

Country Link
SU (1) SU830584A1 (en)

Similar Documents

Publication Publication Date Title
US3982241A (en) Self-zeroing analog-to-digital conversion system
JPS63108499A (en) Method of determining tap position of resistance remote transmitter and circuit apparatus for implementing the same
O'haver et al. A versatile, solid state, constant bandwidth recording nanoammeter
SU830584A1 (en) Analogue storage
Morse A computer controlled apparatus for measuring AC properties of materials over the frequency range 10-5 to 105 Hz
US3659082A (en) Electrical circuitry for logarithmic conversion
US4157494A (en) Controlled multidigit resistance box
US4163221A (en) Capacitance to digital conversion system
JPS59198361A (en) Signal input apparatus
SU905861A1 (en) Analogue storage device
SU1734123A1 (en) Analog storage
SU813506A1 (en) Analogue storage
SU834714A1 (en) Analogue integrator
SU1277212A1 (en) Analog storage
SU805417A1 (en) Analogue storage
SU942154A1 (en) Analogue storage device
SU461454A1 (en) Analog storage device
SU756483A1 (en) Analogue storage
SU586500A1 (en) Analogue storage
Litovski 6 Analog Computations
SU1635222A1 (en) Analog memory
SU801104A1 (en) Analogue storage
SU830585A1 (en) Analogue storage
SU1484163A1 (en) Analog storage
SU817730A1 (en) Differentiating-smoothing device