SU800923A1

SU800923A1 - Digital sine-cosine converter

Info

Publication number: SU800923A1
Application number: SU782621934A
Authority: SU
Inventors: Евгений Федорович Киселев
Original assignee: Предприятие П/Я В-8150
Priority date: 1978-05-29
Filing date: 1978-05-29
Publication date: 1981-01-30

Description

Изобретение относится к радиотехнике и может использоваться в качестве датчика кодов синусно-косинусных зависимостей и масштабных мет<9к угла поворота антенны.The invention relates to radio engineering and can be used as a sensor for codes of sine-cosine dependencies and large-scale met <9k antenna rotation angle.

Известен цифровой синусно-косинусный преобразователь, содержащий датчик прямого, и инверсного п-разрядного кода, сумматор, входы которого соединены с выходами двух старших разрядов датчика прямого и инверсного η-разрядного кода, прямые и инверсные выходы остальных разрядов которого соединены с входами коммутатора, источник синхроимпульсов, выходами соединенный с входами блока управления, через который один из старших разрядов датчика прямого и инверсного η-разрядного кода соединен с управляющим входом коммутатора и корректирующим входом множительного блока, старшие разряды коммутатора соединены с входами блока памяти, первая группа выходов младших разрядов коммутатора соединена с первыми входами элемента ИЛИ и компаратора, а вторая группа выходов' младших разрядов коммутатора соединена с вторыми входами элемента ИЛИ и компаратора и первой группой входов множительного блока, первая группа выходов блока памяти соединена с первыми входами блока оп- ределения меток, второй и третий входы которого соединены соответственно с выходами элемента ИЛИ и компаратора, вторая группа выходов блока памяти соединена с первой груп IQ пой входов выходного сумматора, третья группа выходов блока памяти соединена с третьим входом компаратора (1) ..A digital sine-cosine converter is known, comprising a direct and inverse p-bit code sensor, an adder whose inputs are connected to the outputs of the two high-order bits of the direct and inverse η-bit code, the direct and inverse outputs of the remaining bits of which are connected to the inputs of the switch, the source clock pulses, outputs connected to the inputs of the control unit, through which one of the most significant bits of the sensor direct and inverse η-bit code is connected to the control input of the switch and the correcting input by the multiplier unit, the senior bits of the switch are connected to the inputs of the memory block, the first group of outputs of the least significant bits of the switch is connected to the first inputs of the OR element and the comparator, and the second group of the outputs of the least significant bits of the switch is connected to the second inputs of the OR element and the comparator and the first group of inputs of the multiplier , the first group of outputs of the memory unit is connected to the first inputs of the label determination unit, the second and third inputs of which are connected respectively to the outputs of the OR element and the comparator, the second the group of outputs of the memory block is connected to the first group IQ of the inputs of the output adder, the third group of outputs of the memory block is connected to the third input of the comparator (1) ..

Однако известный преобразователь имеет недостаточную точность.However, the known converter has insufficient accuracy.

Цель изобретения - повышение точности .The purpose of the invention is improving accuracy.

Цель достигается тем, что в преобразователь введены два вычислй.тельных блока и дополнительный сум20 матор, при'§том выходы дополнительного сумматора соединены с второй группой входов выходного сумматора, первая и вторая группа входов дополнительного сумматора соединены соот15 ветственно с выходами первого вычислительного блока и с выходами множительного блока, вторая группа входов которого соединена с выходами второго вычислительного блока, а 30 первая группа выходов младших раз рядов коммутатора соединена с управляющими входами вычислительных блоков, к информационным входам которых подключены соответствующие группы выходов блока памяти.The goal is achieved by the fact that two computational units and an additional adder are introduced into the converter, while the outputs of the additional adder are connected to the second group of inputs of the output adder, the first and second groups of inputs of the additional adder are connected respectively to the outputs of the first computational unit and outputs of the multiplying unit, the second group of inputs of which is connected to the outputs of the second computing unit, and 30 the first group of outputs of the least significant rows of the switch is connected to the control inputs of the subtractor -inflammatory blocks to the data inputs of which are connected respective groups of memory block outputs.

На чертеже приведена структурная электрическая схема предложенного преобразователя.The drawing shows a structural electrical diagram of the proposed Converter.

Цифровой синусно-косинусный преобразователь содержит датчик 1 прямого и инверсного η-разрядного кода, коммутатор 2, сумматор 3, выходной сумматор 4, множительный блок 5, блок 6 определения (меток, элемент ИЛИ 7, компаратор 8, блок 9 памяти, источник 10 синхроимпульсов, блок 11 управления, дополнительный сумматор 12 и. вычислительные блоки 13 и 14.The digital sine-cosine converter contains a direct and inverse η-bit code sensor 1, a switch 2, an adder 3, an output adder 4, a multiplier unit 5, a determination unit 6 (labels, an OR element 7, a comparator 8, a memory unit 9, a clock source 10 , control unit 11, additional adder 12 and. computing units 13 and 14.

Преобразователь работает следующим образом.The converter operates as follows.

η-ый разряд датчика 1 является знаковым разрядом кода s i η х,а знаковый разряд кода cos х определяется сумматором 3 как сумма по модулю логических значений η-l и η-го разрядов датчика 1.The ηth digit of the sensor 1 is the sign digit of the code s i η x, and the sign digit of the code cos x is determined by the adder 3 as the sum modulo the logical values of the η-l and ηth bits of the sensor 1.

Определение кодов чисел I s i η х| и |cos х| осуществляется методом кусочно-линейной аппроксимации с использованием тригонометрических формул приведения. Аппроксимация функций производится по синусной функции в пределах, от 0 до Ъ /2. Коды F s i η х| и J cos x( определяются последовательно в каждом цикле преобразования, состоящем из двух периодов Т₍ и Т₂.Definition of codes of numbers I si η x | and | cos x | carried out by the method of piecewise linear approximation using trigonometric reduction formulas. The functions are approximated by the sine function in the range from 0 to b / 2. Codes F si η x | and J cos x (are determined sequentially in each transformation cycle consisting of two periods T ₍ and T ₂ .

Для этого блок 11 вырабатывает по значению п-1-го разряда управляющий логический сигнал Q(T) таким образом, что , a Q (Т_й}=0н , где ' Q_n - логический коэффициент n-1-го разряда датчика 1.For this, block 11 generates a control logic signal Q (T) from the value of the nth 1st discharge in such a way that, a Q (Т _й } = 0н, where 'Q _n is the logical coefficient of the n-1st discharge of sensor 1.

Коммутатор 2 по сигналу Q(T) и прямому и инверсному п-2 разрядному коду младших разрядов датчика 1 вырабатывает код приведенного угла Х_пр (Т) Для осуществления дальнейшей работы п-2 разрядный код угла Х_пр(Т) разделен на три кода, соответствующих углам Хч,Xq и Хпсоответственно,так, что Х_пр (Т)=Х₄+Х_г+Х_а, где Х^+Х_г и Х<>> - углы, величины которых определяются соответственно значениями старших разрядов и значениями первой '-и-второй групп младших разрядов коммутатора 2. Код угла Х₁ поступает на входы блока 9, который по коду угла Х₄ комбинационно: вырабатывает коды углов, соответствующих угловым меткам, код значений синусной функции, коды угловых коэффициентов участков аппроксимации и коды поправок соответственно.Switch 2, according to the Q (T) signal and the direct and inverse p-2 bit code of the least significant bits of the sensor 1, generates the code of the reduced angle X _pr (T). For further work, the p-2 bit code of the angle X _pr (T) is divided into three codes, corresponding to the angles Xi, Xq and Xn, respectively, so that X _pr (T) = X ₄ + X _g + X _a , where X ^ + X _g and X <>> are angles whose values are determined respectively by the values of the highest digits and the values of the first '-and-the second group of the least significant bits of the switch 2. The angle code X _{1 is} fed to the inputs of block 9, which is the combination of the angle code X ₄ : includes codes of angles corresponding to angle marks, a code of values of the sine function, codes of angular coefficients of approximation sections, and correction codes, respectively.

Коды угловых коэффициентов участ· ’ков аппроксимации и коды поправок с соответствующих выходов блока 9 поступают на параллельно соединенные информационные входы вычислительных блоков 13 и 14, на параллельно соединенные управляющие входа которых •поступает с первой группы выходов младших разрядов коммутатора 2 код угла Х₂.The codes of the angular coefficients of the approximation sections and the correction codes from the corresponding outputs of block 9 are sent to the parallel connected information inputs of the computing blocks 13 and 14, to the parallel connected control inputs of which • the angle code X _{2 is} received from the first group of outputs of the least significant bits of switch ₂ .

По входным кодам первый вычислительный блок 13 комбинационно вырабатывает код приращения синусной функции, соответствующего приращению аргумента на обрабатываемом участке, а второй вычислительный блок 14 - код углового коэффициента соответствующего подучастка обрабатываемого участка аппроксимации.According to the input codes, the first computing unit 13 generates a combination code of the increment of the sine function corresponding to the increment of the argument in the processed section, and the second computing unit 14 - code of the angular coefficient of the corresponding subsection of the processed approximation section.

С выходов второго вычислительного блока 14 код углового коэффициента поступает на вторую группу входов множительного блока 5, на первую группу входов которого с второй группы выходов младших разрядов коммутатора 2 поступает код угла Xg. На корректирующий вход множительного блока 5 с выхода блока 11 поступает логический сигнал Q(T). ¹ From the outputs of the second computing unit 14, the code of the angular coefficient goes to the second group of inputs of the multiplying unit 5, the first group of inputs of which from the second group of outputs of the least significant bits of the switch 2 receives the angle code Xg. At the correcting input of the multiplier block 5 from the output of block 11 receives a logical signal Q (T). ¹

По этим сигналам множительный блок 5 вырабатывает код приращения синусной функции, соответствующего приращению аргумента.Based on these signals, the multiplier unit 5 generates an increment code for the sine function corresponding to the increment of the argument.

С выходов первого вычислительного блока 13 код приращения угла Xj и с выходов множительного блока 5 код приращения угла Xj поступают соответственно на первую и вторую группу входов дополнительного сумматора 12.From the outputs of the first computing unit 13, the increment code of the angle Xj and from the outputs of the multiplying unit 5, the increment code of the angle Xj are respectively supplied to the first and second group of inputs of the additional adder 12.

Дополнительный сумматор 12 вырабатывает код приращения синусной функции соответствующего’ приращения аргумента на обрабатываемом участке аппроксимации на угол (Х₂+Х₃).Additional adder 12 generates an increment code of the sine function of the corresponding 'increment of the argument in the processed approximation section by an angle (X ₂ + X ₃ ).

Этот код приращения с выходов дополнительного сумматора поступает на вторую группу входов выходного сумматора 4, на первую группу входов которого поступает код с второй групры выходов блока 9.This increment code from the outputs of the additional adder goes to the second group of inputs of the output adder 4, the first group of inputs of which receives the code from the second group of outputs of block 9.

По кодам, поступающим с третьей группы блока 9 и с первой и второй групп младших разрядов коммутатора *2, компаратор 8 вырабатывает соответствующие логические сигналы, поступающие на третий вход блока 6, на первые входа и второй вход которого поступают соответствующие сигналы с первой группы выходов блока 9 и с выхода элемента ИЛИ Ί соответственно. По этим входным сигналам, блок 6 вырабатывает код масштабных угловых меток сигналы признаков масштабных угловых меток 5 и 30°.According to the codes coming from the third group of block 9 and from the first and second groups of the least significant bits of the switch * 2, the comparator 8 generates the corresponding logical signals received at the third input of block 6, the first inputs and second input of which receive the corresponding signals from the first group of outputs of the block 9 and from the output of the OR element Ί, respectively. According to these input signals, block 6 generates a code of scale angular marks; signals of signs of scale angular marks 5 and 30 °.

Перед началом цикла преобразования блок 11 по сигналу логического значения 0^ n-1-го разряда датчика 1 вырабатывает управляющий сигнал Q(T)=Q(Ti) -Qnf при котором на выходах выходного сумматора 4 вырабатывается код t sin xf, а на выходах бло ка 6 - код масштабных угловых меток соответствующий углу Х_пр (Т^).Before the start of the conversion cycle, block 11 generates a control signal Q (T) = Q (Ti) -Qnf at the logic value 0 ^ n-1-st bit of sensor 1, at which the code t sin xf is generated at the outputs of the output adder 4, and at the outputs block 6 - code of scale angle marks corresponding to the angle X _p p (T ^).

Цикл вычисления (преобразования) начинается с приводом от источника 10 на блок 11 старт-импульса.The cycle of calculation (conversion) begins with the drive from the source 10 to the block 11 start pulse.

По старт-импульсу блок 11 из последовательности тактовых импульсов источника 10 выделяет два первых импульса, следующих непосредственно после окончания старт-импульса.According to the start pulse, the block 11 from the sequence of clock pulses of the source 10 selects the first two pulses immediately following the end of the start pulse.

По первому из этих двух импульсов блок 11 генерирует импульс, по которому производится съем с преобразователя кода sin х, а после его' ¹окончания начинается период, в течение которого блок 11 на управляющем выходе вырабатывает управляющий логический сигнал Q(T)=Q(Tn) = =Q* ·.According to the first of these two pulses, block 11 generates a pulse by which a sin x is taken from the code converter, and after its end ' ¹ , a period begins during which block 11 at the control output generates a control logic signal Q (T) = Q (Tn ) = Q *

При этом период частоты следования тактовых импульсов источника 10 вырабатывается таким, что за время, заключенное между окончанием тактового импульса и началом следующего тактового импульса, все переходные процессы заканчиваются, т.е. на выходах выходного сумматора 4 устанавливается код числа (cos х| , а на выходах блока 6 - код’масштабных угловых меток, соответствующий углу Хпр. (Т_й) ·In this case, the period of the repetition rate of the clock pulses of the source 10 is generated such that during the time between the end of the clock pulse and the beginning of the next clock pulse, all transients end, i.e. at the outputs of the output adder 4, the code of the number is set (cos x |, and at the outputs of block 6, the code of the scale angular marks corresponding to the angle Xpr. (T _th ) ·

После этого блок 11 генерирует импульс, по которому производится съем с преобразователя кода cos х, а по его окончании на выходе блока 11 устанавливается управляющий сигнал Q(T) '=0(Т₇ ) =Qh .After that, block 11 generates a pulse, which is used to remove cos x from the code converter, and upon its completion, the control signal Q (T) '= 0 (T ₇ ) = Qh is set at the output of block 11.

На этом цикл вычислений заканчивается, а очередной цикл начнется только с приходом от источника 10 на блок 11 очередного старт-импульса.At this point, the cycle of calculations ends, and the next cycle begins only with the arrival of the next start pulse from block 10 to block 11.

Предложенный преобразователь обес- 40 to печивает высокую точность воспроизведения функции.The proposed converter provides 40 to high reproduction accuracy of the function.

Claims

(54) The DIGITAL SINUS-COSINUS CONVERTER of the switch rows is connected to the control inputs of the computation blocks, to the information inputs of which the corresponding output groups of the memory block are connected. The drawing shows the structural electrical circuit of the proposed converter. Digital sine-cosine converter contains sensor 1 direct and inverse p-bit code, switch 2, adder 3, output adder 4, multiplying unit 5, block 6 of determining} tags, element OR 7, comparator 8, block U memory, source 10 clock pulses, control block 11, additional adder 12 and. computing blocks 13 and 14. The converter operates as follows. The nth bit of sensor 1 is the sign bit of the code Sip x, and the sign bit of the cos x code is determined by the adder 3 as a sum modulo the logical values of n-1 and the n-th bit of sensor 1.. Definition of codes of numbers 1 s i п х | and igos x | implemented by a piecewise linear approximation using trigonometric reduction formulas. The approximation of the functions is performed by the sine function within, from 0 to. Codes fsfn and jcos x | are determined sequentially in each conversion cycle, i consisting of two periods T and Tg. During T, the code | sin x | and for TQ.- the code jcos x. For this, block 11 engraves the control logic signal Q (T) by the value of the n-1-th bit in such a way that Q (T) Q, and Q (T, ;) Q | f / where Q ,, is the logical coefficient of the P-1-GOD of sensor 1. Switch 2, using the signal Q (T) and the direct and inverse p-2 discharge code of the lower bits of sensor 1, generates a code of the reduced Hsch angle (For further work, the p-2 bit code of the angle Xpr (T) is divided into three codes corresponding to the angles Xi, XQ and X |, respectively, so that (T), j + X, where, and X - angles, the values of which are determined accordingly the values of the senior bits and the values of the first and second groups of the lower bits of the switch

2. The code for the angle X is fed to the inputs of block 9, which is code-based on the code for the angle X: it generates codes for the angles corresponding to the corner marks, code for the values of the sine function, codes for the angular coefficients of the approximation sections and codes for corrections, respectively. . Codes of angular coefficients participating in the stOB approximation and correction codes from the corresponding outputs of block 9 are fed to parallel-connected information inputs of computing blocks 13 and 14, to parallel-connected control inputs of which come from the first group of outputs. the lower bits of the switch 2 are the angle code X ,. According to the input codes, the first computational unit, 13 combinatorially generates the increment code of the sinus function corresponding to the increment of the argument on the processed section, and the second computational unit 14 is the code of the angular coefficient of the corresponding training section of the approximation area being processed. From the outputs of the second computational unit 14, the code of the angular coefficient enters the second group of inputs of the multiplying unit 5, the first group of inputs of which from the second group of outputs of the lower bits of the switch ii receives the code of the angle XQ. A logical signal Q (TJ) is sent to the correction input of the multiplying block 5 from the output of block 11. According to these signals, the multiplying block 5 handles the increment code of the sinus function corresponding to the increment of the argument. From the outputs of the first computation block 13 the increment code of the Hz angle and from the outputs of the multiplying block 5 the increment code of the angle Xj is received, respectively, on the first and second groups of inputs of the additional adder 12. The additional adder 12 generates the increment code of the sine function corresponding to the increment of the argument in the processed area of the approximation on the angle (). This increment code from the outputs of the additional adder goes to the second group of inputs of the output adder 4, the first group of inputs of which receives the code from the second group of outputs of block 9. By the codes coming from the third group of block 9 and c The first and second groups of the lower bits of the switch 2, the comparator 8 generates the corresponding logic signals arriving at the third input of the block b, the first inputs and the second input of which receive the corresponding signals from the first group of outputs Lok 9 and output from the OR gate 7, respectively. On these input signals, block b generates a scale angular label code — signals of signs of scale angular marks 5 and 30. Before the conversion cycle begins, block 11 generates a control signal Q (T ) Q (TI) Q ", in which the output of the output adder 4 produces a code t sin Xf, and the outputs of block 6 are the code of scaled corner marks corresponding to the angle Xpr) The calculation (conversion) cycle starts with a drive from source 10 to block 11 start- momentum. According to the start-pulse, the AND block from the clock pulse sequence of the source 10 selects two first pulses immediately following the end of the start-pulse. For the first of these two pulses, the block 11 generates a pulse, according to which the removal of the sin X code from the transformers is performed, and after it ends, a period begins during which the block 11 produces a control logic signal Q (T) Q (T j) At the same time, the period of the clock frequency of the source 10 is produced such that during the time between the end of the clock and the start of the next clock, all transients end, i.e. at the outputs of the output adder 4, the code of the number Icos x is set | , and at the outputs of the block b - the code-scale corner marks corresponding to the angle Xpr. (Tjj). After that, the block 11 generates a pulse, which is used to remove the signal from the converter code cos x, and after it ends, the control signal Q (T) (7) is set at the output of the block 11. At this the cycle of calculations ends, and the next cycle will begin only with the arrival of the next start-pulse from the source 10 to the block 11. The proposed transducer both produces high fidelity reproduction functions. DETAILED DESCRIPTION OF THE INVENTION Digital sine-cosine converter containing a direct and inverse p-bit sensor adder, the inputs of which are connected to the outputs of two higher bits of the direct and inverse p-paral code sensor / direct and inverse outputs of the other bits of which are connected with the inputs of the switch, the source of clock pulses, the outputs connected with the inputs of the control unit, through which one of the high-order bits of the direct and inverse n-bit code sensors is connected to the control input of the switch and the core the higher bits of the switch are connected to the inputs of the memory block, the first group of outputs of the lower bits of the switch is connected to the first inputs of the OR element and the comparator, and the second group of outputs of the lower bits of the switch is connected to the second inputs of the OR element and the comparator and the first a group of inputs of the interlocking unit, the first group of outputs of the memory block is connected to the first inputs of the mark definition block, the second one, and the third one of which is connected respectively to the outputs of the OR element and A coparator / second group of outputs of the memory block is connected to the first group of inputs of the output adder, a third group of outputs of the memory block is connected to the third input of the comparator, characterized in that, in order to improve the accuracy, two computational blocks and an additional adder are added, with In this case, the outputs of the additional adder are connected to the second group of inputs of the output adder, the first and second groups of inputs of the additional adder are connected respectively to the outputs of the first computing unit and the multiplier with the outputs The second block of inputs of which is connected to the outputs of the second computing block, and the first group of outputs of the lower bits of the switch is connected to the control inputs of the computation blocks, to the information inputs of which the corresponding groups of outputs of the memory block are connected. Sources of information taken into account during the examination 1. USSR Author's Certificate for Application No. 2587867, class C. F F 15/00, 03/03/78 (prototype).