SU796847A1 - Устройство дл коррекции ошибокС САМОКОНТРОлЕМ - Google Patents

Устройство дл коррекции ошибокС САМОКОНТРОлЕМ Download PDF

Info

Publication number
SU796847A1
SU796847A1 SU772562206A SU2562206A SU796847A1 SU 796847 A1 SU796847 A1 SU 796847A1 SU 772562206 A SU772562206 A SU 772562206A SU 2562206 A SU2562206 A SU 2562206A SU 796847 A1 SU796847 A1 SU 796847A1
Authority
SU
USSR - Soviet Union
Prior art keywords
error
information
input
output
generator
Prior art date
Application number
SU772562206A
Other languages
English (en)
Inventor
Эдуард Иванович Поваляев
Владимир Аркадьевич Хуринов
Original Assignee
Предприятие П/Я М-5789
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5789 filed Critical Предприятие П/Я М-5789
Priority to SU772562206A priority Critical patent/SU796847A1/ru
Application granted granted Critical
Publication of SU796847A1 publication Critical patent/SU796847A1/ru

Links

Landscapes

  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)

Description

(54) УСТРОЙСТВО ДЛЯ КОРРЕКЦИИ ОШИБОК С САМОКОНТРОЛЕМ бок состоит из к/2 сумматоров по модулю два и элемента ИЛИ, причем выход элемента ИЛИ  вл етс  вторым выходом устройства, первый вход элемента ИЛИ подключен к выходу первого сумматора, а второй вход элемента ИЛИ соединен с выходом к/2-го сумматора по модулю два, первый вход первого сумматора соединен с первым входом к/2-ro сумматора по модулю дв с выходом селектора кода Хэмминга и первым входом генератора синдромов, выход которого подключен ко входу регистра синдромов -и к первому входу схемы сравнени , второй вход кото рой соединен с выходом регистра синдромов и с входом дешифратора ошибки , второй выход которого подключен ко вторым входам первого и к/2-го сумматоров по модулю два, третий вы ход дешифратора ошибки соединен с третьими входами первого и к/2-го с маторов по модулю два, четвертый входы первого и к/2-го сумматоров по модулю два объединены и подключены ко BTOpoiviy входу генератора синдромов, п тые входы первого и к/2-го сумматоров по модулю два объе динены и подключены к первому выходу устройства. На фиг. 1 представлена блок-схема устройства дл  коррекции ошибок с самоконтролем; на фиг. 2 - матри синдромов модифицированного весового кода Хэмминга дл  8-ми байтной информационной части сообщени ; на фиг. 3 - матрица контрольной схемы сравнени  (4 контрольных проверок) дл  этого ее сообщени , на фиг. 4 матрица контрольной схемы сравнени  (8 контрольных проверок). Устройство содержит (см. фи1г. 1. селектор 1 кода Хэмминга, селектор 2 информации, генератор 3 паритета, генератор 4 синдромов, регистр 5 си дромов, схему 6 сравнени  синдромов дешифратор 7 ошибок, корректор 8 ин формации, блок обнаружени  ошибок 9 выход 10, устройства, сумматоры по м дулю -два Ид- UK/ элемент 12 ИЛИ, выход 13 устройства, вход 14 кода Хэмминга, информационный вход 15 устройства. Устройство работает следующим образом. На входы 15 и 14 параллельным образом, поступают соответственно ин формационные и контрольные (код Хэм минга) символы кодового сообщени . Информационные символы через селектор 2 информации поступают на генератор 3 паритета и на генератор 4 синдромов. Генератор синдромов осущ ствл ет сложение по модулю два согласно фиг. 2 информационных символо их паритетов и кода Хэмминга, посту пающего на генератор 4 через селектор 1 кода Хэмминга, и вырабатывает сигналы результата суммировани ,, азываемые синдромами, которые заисываютс  в регистр 5. Синдромные иты декодируютс  дешифратором 7 ошиби . Сигнал ошибки определ ет дейстительный ошибочный бит и инвертирует го посредством корректора 8 информаии , св занного с калсдым битом. Схема корректора информации представл ет собой m двухвходовых элеменов , реализующих функцию сложени  по одулю два(где m - число информационных битов сообщени ), Каждый элемент складывает информационный бит с соответствующим сигналом, выработанным дешифратором ошибки, указывающим на ошибку в этом бите. Обнаружение дешифратором 7 ошибок четного числа активизированных синдромных битов указывает на некорректируемую ошибку. Параллельно с вышеописанной процедурой исправлени  одиночной ошибки выполн ютс  следующие контрольные действи . После записи в регистр 5 синдромов -селектор 2 информации подключает на вход генератора 3 и 4 информационные символы сообщени  с кольцевым сдвигом на п/2 байтой (где побщее число информационных байтов), а селектор 1 кода Хэмминга подключает к генератору 4 синдромов код Хэмминга с кольцевым сдвигом на к/2 битов (где к - число контрольных битов кода Хэмминга). Кодирование весового кода Хэмминга осуществл етс  таким образом, что при подаче на вход генератора 4 синдромов одного и того же сообщени  пр мо и с указанным выше кольцевым сдвигом, синдромные биты получаютс  различным путем. Оборудование генератора 4, задействованное дл  генерации синдромных бытов SG 1 2 3 4 5 6 при пр мой подаче сообщени , будет генерироват соответственно биты 84 , 5 6 7 0 l % г Р подаче того же сообшени  с кольцевым сдвигом. Результаты обеих генераций должны совпадать, если соответствующее оборудование устройства функционирует правильно. Сравнение результатов генераций осуществл етс  на схеме 6 сравнени  синдромов. Правильность коррекции информации провер етс  на блоке 9 обнаружени  ошибок, который состоит из К/2 схем сложени  по модулю два, выходы которых подключены к элементу 12 ИЛИ. Блок обнаружени  ошибок реализует проверок, указанных на фиг. 3. В общем виде при построении блока обнаружени  ошибок принимаетс  во внимание :;ледующее обсто тельство. Любые две ге1ерации синдромных битов состо т из трех частей а.Ьи с и имеют следующий вид: а® Ъ 0 С © Ъ О ,
где а,b и е - суммы по модулю два группы символов сообщени  на вход щих в другие части.
Отсюда а с, т. е. из каждой пары генераций синдромных битов можно исключить общую часть Ь . Кроме того, из каждой пары генераций можно исключить последовательности симво-лов , образующих паритет соответствующего байта, заметив эту последовательность величиной паритета байта,
В блок обнаружени  ошибок завод тс  с третьего выхода дешифратора 7 ошибки k сигналов ошибок кода Хэмминга, которыми как бы корректируетс  псевдоэталонный код Хэмминг сообщени . Псевдоэталонным он называетс  потому, что и в нем возможна ошибка. Кроме того, на контрольную схему сравнени  поступают с дешифрат ра; сигналы признаки ошибки в. байте, которые корректируют соответствующие величины паритетов, вход щие в контрольные проверки. При обнаружении ошибки в корректирующем оборудовании устройства активизируетс  выход одного из сумматоров 11 и элемента 12 ИЛИ.
Реализу  контрольные проверки вышеописанным методом удаетс  более . чем в 2,5 раза сократить число входов в контрольные проверки и в 2 раза число выходов контрольной схемы сравнени , а число проверок уменьшить вдвое. Блок обнаружени  ошибок (см. фиг. З) позвол ет вы вить вес одиночные ошибки и более 50% двоичных ошибок, возможных при сбо х в корректоре 8 и дешифраторе 7 коррекции ошибок. Увеличение числа контрольных проверок до восьми позвол ет вы вить все одиночные ошибки и 99% двойных ошибок (см. фиг. 4)
Устройство позвол ет корректировать однобитную ошибку канала передачи-хранени  дискретной информации, обнаруживать двойную ошибку, а также контролировать правильность функционировани  корректирующего оборудовани .
Предложенное устройство позвол ет сократить врем  коррекции ошибки и контрол  достоверности выходной -информации до одного цикла (в отличие от прототипа, где врем  контрол  проводитс  в два цикла) при незначительном увеличении оборудовани . Кроме того, в устройстве не используютс  специальные логические элементы.

Claims (2)

1.Авторское свидетельство СССР 383050, кл. G 06 F 11/10, 27.08.73.
2.Авторское свидетельство СССР 451084, кл. G 06 F 11/10, 18.06.75
5 ( прототип).
./
SU772562206A 1977-12-29 1977-12-29 Устройство дл коррекции ошибокС САМОКОНТРОлЕМ SU796847A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772562206A SU796847A1 (ru) 1977-12-29 1977-12-29 Устройство дл коррекции ошибокС САМОКОНТРОлЕМ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772562206A SU796847A1 (ru) 1977-12-29 1977-12-29 Устройство дл коррекции ошибокС САМОКОНТРОлЕМ

Publications (1)

Publication Number Publication Date
SU796847A1 true SU796847A1 (ru) 1981-01-15

Family

ID=20741216

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772562206A SU796847A1 (ru) 1977-12-29 1977-12-29 Устройство дл коррекции ошибокС САМОКОНТРОлЕМ

Country Status (1)

Country Link
SU (1) SU796847A1 (ru)

Similar Documents

Publication Publication Date Title
US4486882A (en) System for transmitting binary data via a plurality of channels by means of a convolutional code
US7203890B1 (en) Address error detection by merging a polynomial-based CRC code of address bits with two nibbles of data or data ECC bits
EP0031183B1 (en) Multi-processor computer system
US4504948A (en) Syndrome processing unit for multibyte error correcting systems
US7149947B1 (en) Method of and system for validating an error correction code and parity information associated with a data word
EP0280013B1 (en) Device for verifying proper operation of a checking code generator
JPS6041770B2 (ja) エラ−・チェック修正システム
JPS61500884A (ja) 多数のソ−スからのメッセ−ジの受信を改良する方法
US5631915A (en) Method of correcting single errors
US8694872B2 (en) Extended bidirectional hamming code for double-error correction and triple-error detection
WO2006029243A1 (en) Memory array error correction
US3688265A (en) Error-free decoding for failure-tolerant memories
US4569051A (en) Methods of correcting errors in binary data
JPH02178738A (ja) 少なくとも2つのオペランドの算術演算において誤りを検出するための方法
US3766521A (en) Multiple b-adjacent group error correction and detection codes and self-checking translators therefor
US3891969A (en) Syndrome logic checker for an error correcting code decoder
SU796847A1 (ru) Устройство дл коррекции ошибокС САМОКОНТРОлЕМ
Mokara et al. Design and implementation of hamming code using VHDL & DSCH
JP2691973B2 (ja) 単一誤り訂正および多重誤り検出bch符号の復号装置
Bu et al. A hybrid self-diagnosis mechanism with defective nodes locating and attack detection for parallel computing systems
US20240048159A1 (en) Error processing and correction of adjacent 2-bit errors
SU701354A1 (ru) Динамическое запоминающее устройство
SU974410A1 (ru) Устройство дл записи и воспроизведени информации из блоков оперативной пам ти с коррекцией ошибки
JP2599001B2 (ja) 誤り訂正処理回路
SU1257648A1 (ru) Устройство дл декодировани кодов с @ проверками на четность