SU794735A1 - Адаптивный корректор сигнала - Google Patents
Адаптивный корректор сигнала Download PDFInfo
- Publication number
- SU794735A1 SU794735A1 SU782680720A SU2680720A SU794735A1 SU 794735 A1 SU794735 A1 SU 794735A1 SU 782680720 A SU782680720 A SU 782680720A SU 2680720 A SU2680720 A SU 2680720A SU 794735 A1 SU794735 A1 SU 794735A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- block
- output
- signal
- input
- memory
- Prior art date
Links
Description
1
Изобретение относитс к технике электросв зи и может использоватьс в устройствах, св занных с приемом модулированных сигналов данных, передаваемых по каналам тональной частоты.
Известен адаптивный корректор синала , содержащий аналого-цифровой преобразователь, у которого первы.й выход через блок пам ти выборок сигнала соединен с блоком умножени а второй выход упом нутого аналогоцифрового преобразовател подключен к входу блока управлени , выходы которого соединены с входами первого и второго сумматоров, а также с входами блоков пам ти выборок сигнала , пам ти пол рностей, сигнала, памти коэффициентов и входом блока пам ти знака отклонени амплитуды сигнала от номинального значени , другой вход которого соединен с выходом первого сумматора по модулю два первого блока сумматоров, вход которого через блок пам ти пол рностей сигнала соединен с входами первого и третьего сумматоров по модул два второго блока сумматоров, а выход блока пам ти знака отклонени . амплитуды сигнала от номина. ьиогр
значени подсоединен к входам первого и второго сумматоров по модулю два второго блока сумматоров, кроме того, выход накопител через блок пам ти коэффициентов соединен с входом накопител и вторым входом блока умножени , выход которого подключен к входам первого и второго сумматоров 1-3
0
Однако известный адаптивный корректор сигнала обладает медленным процессом настройки при передаче данных методами однополосной и двухполосной модул ции.
5
Цель изобретени - ускорение процесса настройки корректора.
Дл этого в адаптивный корректор сигнала, содержащий аналого-цифровой преобразователь, у которого первый выход через блок пам ти выборок
0 сигнала соединен с блоком умножени , а второй выход упом нутого аналогоцифрового преобразовател подключен к входу блока управлени , вькоды
5 которого соединены с входами первого и второго сумматоров, а также с входами блоков пам ти выборок сигнала, пам ти пол рностей сигнала, пам ти коэффициентов и входом блока пам ти знака отклонени амплитуды сигнала
0 ОТ номинального значени , другой вход которого соединен с выходом пе вого сумматора по модулю два первого блока сумматоров, вход которого через блок пам ти пол рностей сигна ла соединен с входами первого и тре тьего сумматоров по модулю два второго блока сумматоров, а выход блока пам ти знака отклонени амплитуд подсоединен к входам первого и втор го сумматоров по модулю два второго блока сумматоров, кроме того, выход накопител через блок пам ти коэффи циентов соединен с входом накопител и вторым входом блока умножени , выход которого подключен к входам первого и второго сумматоров, введе ны два блока пам ти амплитуды сигнала , дополнительный блок пам ти пол рностей сигнала, дополнительный блок пам ти знака отклонени амплитуды от номинального значени , три коммутатора и блок форм1-1ровани весового накоплени , при этом выход первого блока пам ти амплитуды сигнала подключен к входу блока формировани весового накоплени и к вхо дам первого и второго коммутаторов , второй и третий входы которых соединены соответственно с выходами первого и четвертого, а также второ го и третьего сумматоров по модулю два второго блока сумматоров, кроме того, второй вход блока формировани весового накоплени подключен к выходу второго блока пам ти ампли туды сигнала, а выход дополнительного блока пам ти пол рностей сигнала соединен с входом второго сумматора по модулю два первого блока сумматоров, выход которого через до полнительный Рлок пам ти знака отклонени амплитуды сигнала от номинального значени соединен с входами третьего и четвертого сумматоров по модулю два второго блока суммато ров , а выход дополнительного блока м ти пол рностей сигнала в свою очередь подключен к входам второго и четвертого сумматоров по модулю два второго блока сумматоров, кроме того, выход блока управлени , так же как и выходы первого и второго коммутаторов, подсоединен к входам третьего коммутатора, выход которого соединен со вторым входом накопи тел , третий вход которого подключен к выходу упом ну.того блока формировани весового накоплени . На чертеже представлена структурна электрическа схема предлагаемого корректора. Адаптивный корректор сигнала содержит пегвый блок 1 сумматоров, состо щий из первого 2 и второго 3 сумматоров по модулю два соответственно , второй блок 4 сумматоров, сос то щий из первого 5., второго 6, третьего 7 и четвертого 8 сумматоров по модулю два соответственно, аналого-цифровой преобразователь 9, блок 10 пам ти выборок сигнала, блок 11 управлени , накопитель 12, блок 13 пам ти коэффициентов, блок 14 умно- жени , первый 15 и второй 16 сумматоры соответственно, первый 17, вто .рой 18 и третий 19 коммутаторы соответственно , блок 20 пам ти знака отклонени амплитуды сигнала от номинального значени , дополнительный блок 21 пам ти знака отклонени амплитуды сигнала от номинального значени , блок 22 пам ти пол рности сигнала, дополнительный блок 23 пам ти пол рности сигнала, блоки 24 и 25пам ти амплитуды сигнала, блок 26формировани весового накоплени . Кроме того, на чертеже показано соединение адаптивного корректора сигнала с приемником 27. Адаптивный корректор сигнала работает следующим образом. Запишем выражени , описывающие алгоритм работы корректора при приеме сигналов данных методами двухкратна относительна фазова модул ци (ДОФМ) и трехкратна относительна фазова модул ци (ТОФМ). При этом следует иметь ввиду, что ближайшее собственное мешающее вли ние отстоит от регистрируемого элемента сигнала на врем , равное вум периодам следовани линейных элементов, а сигнал, создающий пере pecTHoe мешающее вли ние, отстоит на врем , равное одному периоду слеовани линейных элементов. Дл случа компенсации собственного мешающего вли ни S nhf SgnaJ®S9. aSSgne V S nh -SgnajiQS no/eSgne/ (2) Дл случа компенсации перекрестного мешающего вли ни )nh S9na|© Sgna.©SgneJ ,(J) Sgnh.- -S na - QSgnq.-eSgne.C) де h, - меищющее вли ние, Sgnh i Sgnhзнаки проекций собственного мешающего вли ни на когерентные колебани 1 и II) знаки проекций перекрестного мешающего вли ни на когерентные колебани 1 и IIV -знаки проекций искаженного сигнала ag и проекций сигнала а , создающего межсимвольную помеху на когерентные колебани I и II ; -знаки отклонени амплитуды прин того сигнала а и а относительно нормированного значени .
Алгоритм работы корректора при приеме сигналов с относительной фазовой модул цией с частично подавленной одной боковой полосой (ОФМ ОБП) и комбинированной четырехпозиционной амплитудой и относительной фазой модул ции с частично подавленной одной боковой полосы частот КЛОФМ и ОБП) можно также описать выражени ми (1) - (k) при условии сдвига одного из демодулированных сигналов йа врем , равное Т.
В предложенном адаптивном корректоре сигнала использованы блоки пам ти с последовательным вводом и выводом информации, что позвол ет просто реализовать алгоритм работы корректора в соответствии с выражени ми {1 ) (t)
Дл этого с соответствующих выходов приемника 27 на входы сумматора 2 по модулю два блока 1 поступашэт сигналы Sgna л Sgne , а на входы сумматора 3 по модулю два блока 1 поступают сигналы Sgna и 5дпе|Сигналы с выходов первого и второго сумматоров (2, 3) по модулю два блока 1 записываютс соответственно в блоки 20 и 21. Кроме того, сигналы Sgna- и Sgna в свою очередь записываютс в блоки 22 и 23.
Сигнал с выхода блока 20 поступает на первый и второй cyNiMaTopH (5, 6) по модулю два блока 4. Причем на вторые входы этих сумматоров подаютс сигналы Sgna и Sgna с Выходов блоков 22 и 23. Сигнал с выхода блока 21 поступает на входы третьего и четвертого сумматоров (7, 8) по модулю два блока 4, на вторые входы KOTODPdx подаютс сигналы Sgnaf и Sgna- с выходов блоков 22 и 23. Таким образом, на выходе первого сумматора (5) по модулю два получаем сигнал в соответствии с выражением (1), на выходе второго сумматора (6) по модулю два - сигнал SgnhJ в соответствии с выражением (4) , на выходе третьего сумматора (7) по модулю два - сигнал Sgnh в соответствии с выражением (3) и, наконец на выходе четвертого сумматора (о) по модулю два - сигнал Sgnh в соответствии с выражением (2) .
Сигналы с выходов первого и четвертого сумматоров (5, 8) по модулю два, отражающие направление регулировки в- соответствии с выражени ми (1) и (2), с целью компенсации синфазного мешающего воздействи , поступают на входы первого коммутатора (17). На вход второго коммутатора (18) подаютс сигналы с выходов второго и третьего сумматоров (6, 7) по модулю два, отображающие направление регулировки в соответствии с выражени ми (3 и Ц),
с целью компенсации мешающего воздействи .
Поскольку в режиме ТОФМ целесообразно дл формировани сигналов об изменении коэффициента передачи регул торов отводов использовать демодулированные сигналы с большой амплитудой, что необходимые переключени осуществл ютс первым и вторым коммутаторами (17, 18) по сигналам, поступающим с выхода первого блока
0 ( 24) пам ти амплитуды сигнала, в котором в двоичном виде записаны значени амплитуды (больша или мала ) сигналов af . .
На входы третьего коммутатора
5 ( 19) поступают сигналы с выходов первого и второго коммутаторов (17, 18) . Управление работой третьего коммутатора (19) осуществл етс блоком 11, который подключает на вход
0 накопител 12 сначала сигналы дл поочередной регулировки коэффициентов передачи регул торов всех отводов по пр мым св з м (с выхода коммутатора 17) , а затем - сигналы дл
5 регулировки всех отводов по перекрестным св з м (с выхода коммутатора 18).
Дл ускорени процесса настройки корректора амплитуда принимаемых сигналов а, и а- учитываетс (в режиме ТОФМ и АОФМ ОБП) при интег0 рировании сигналов, отображающих знак направлени изменени коэффициента передачи регул тора соответст-. вующего отвода, накопителем 12.
Сигнал о введении того или иного
5 веса при интегрировании формируетс в зависимости от используемого метода модул ции блоком 26 по сигналам , поступающим с- выходов блоков 24, 25, т.е. по сигналам SgnbtJ- и
0 Sgnb . Изменение веса при интегрировании эквивалентного изменени емкости накопител : чем больше вес, тем меньше его емкость. В соответствии с выбранным алгоритмом работы корректора при передаче сиг5 налов методами ДОФМ и ОФМ ОБП блок 26 вырабатывает сигнал, соответствующий большому весу, а при передаче сигналов методом АОФМ ОБП блок 26 вырабатывает сигнал, соот0 ветствующий малому (увеличение в 2 раза емкости накопител ) или большому весу при интегрировании в зависимости от амплитуды сигналов а: и а
5
Таким образом, в режиме АОФМ ОБП только в том случае, если и на выходе первого и на выходе второго демодул торов зарегистрированы сигналы с малым значением амплитуды, в блоке 26 формируетс сигнал о накоп0 лении с малым весом в накопителе 12, т.е. в последний вводитс еще один дополнительный разр д. С выхода накопител 12 п-разр дное цифровое число, соответствующее коэффициенту
5
передачи регул тора отвода, записываетс в блок 13.
Сигнал с выхода блока 13 поступает на вход блока 14, на второй вход которого поступают п-разр дные числа , соответствующие выборкам принимаемого сигнала. Процесс формировани выборок осуществл етс следующим образом.
Аналоговые сигналы с выходов первого и второго модул торов приемника 27 поступают на преобразователь в котором производитс стробировани ицемодулированных аналоговых сигнало в отсчетные моменты времени, запоминание и хранение амплитуды полученного напр жени выборки, а также преобразование этого напр жени п-разр дное кодовое число. Процесс преобразовани осуществл етс таким образом, что сначала преобразуетс сигнал выборки с выхода первого демдул тора , а затем - сигнал выборки с выхода второго демодул тора приемника 27. В такой же очередности производитс запись в блок 10 двух п-разр дных чисел выборок, полученных в результате преобразовани . После окончани процесса преобразовни блок 11 вырабатывает сигналы, необходимые дл .работы блоков 10, 13, 20, 21, 22, 23, 24, 25, накопител 12 и сумматоров 15, 16. В каждом такте работы блока 11 из блоков
10и 13 в блок 14 поступают два п-разр дных числа, соответствующие модул м и пол рност м кодов выборок
и коэффициента передачи соответствующего отвода корректора. Причем сначала в блок 14 поступает код выборки первого демодул тора, а затем код выборки демодул тора приемника 27 дл умножени на один и тот же код коэффициента передачи регул тора . Полученные произведени двух пар п-разр дных чисел записываютс по командам, поступающим из блока
11в соответствующие сумматоры 15 и 16.
В следующем такте работы блока 11 из блоков 10 и 13 на входы блока 14 будут поданы п-разр дные числа дл следующего отвода корректора.
Результаты умножени алгебраически суммируютс в сумматорах 15 и 16 с числами, хран щимис в них от предьщущего такта работы блока 11 дл предшествующего отвода. Этот процесс будет продолжатьс до тех .пор, пока в сумматорах 15, 16 не будут записаны суммы, полученные в результате суммировани произведений кодов вык борок и коэффициентов передачи дл всех отводов корректора. Кодовые числа с выходов сумматоров 15, 16 поступают в решающее устройство приемника 27 дл декодировани и формировани сигналов управлени адаптивным корректором.
в процессе надстройки корректора в блоке 13 записываютс такие числа коэффициентов передачи дл всех его отводов по пр мым и перекрестным св з м, при которых величина максимальной интерференции минимальна.
Из рассмотрени работы корректора следует, что в нем осуществл етс последовательна регулировка всех отводов корректора, в частности и центральных отводов. Возможность ре гулировки центральных отводов и, прежде всего, по перекрестным св з м, при которых величина межсимвольной интерференции минимальна, позвол етпроизводить компенсацию интегральных
5 сдвигов несущего колебани . Следует иметь в виду, что така компенсаци возможна, только при приеме сигналов, сформированных методами ДОФМ и ТОРФМ.
0 Рассмотрим процесс компенсации этого сдвига на примере. Допустим, что сигналы данных передаютс методом ДОФМ. В этом случае вектор сигнала может принимать четыре положени
5 1.1,2.2,3,3,4,4, 5,5,6,6, 7 ..7. Предпо .ложим, что когерентные колебани I и I I сдвинулись по фазе на угол .
Возникшие при этом искажени сигнала не вл ютс следствием межсимвольной интерференции (МСИ), поэтому коэффициенты передачи регул торов всех отводов, кроме центральных, остаютс неизменными. При смещении несущих Околебаний на угол Ч вектор сигнала
с займет новое положение. В этом случае сигнал а на выходе первого демодул тора уменьшитс на величину , а сигнал а на выходе второго демодул тора увеличитс на величину . , Таким образом, с целью компенсации
0 сдвига несущего колебани , дл рассматдолриваемого примера сигнал а
i лсен быть увеличен, а сигнал а
уменьшен за счет добавлени с нужным знаком сигналов а и а соответствен ОАлгоритм работы корректора дл
регул торов центральных отводов описываетс выражени ми (1) - () при i 0.
Регул торы центральных отводов
по пр мым и перекрест - ым св з м измен ют в соответствии с (1) - С) коэффициенты передачи с целью компенсации , ,
В результате такой регу гировки
амплитуды сигналов а -и ajj примут номинальное значение, что эквивалентно компенсации сдвига несущих колебаний , ,
Число разр дов п, т , е. точность
преобразовани выборок и емкость блоков 10, 13, 20, 21, 22, 23, 24, 25, выбираетс исход из требуемой точности компенсации межсимвольной интерференции и величины исходных искажений в канале св зи.
Формула -изобретени
Адаптивный корректор сигнала, содержащий аналого-цифровой преобразователь , у которого первый выход через блок пам ти выборок сигнала соединен с блоком умножени , а второй выход упом нутого аналого-цифрового преобразовател подключен к входу блока управлени , выходы которого соединены с входами первого и второго сумматоров , а также с входами .блоков пам ти выборок сигнала, пам ти пол рностей сигнала, пам ти коэффициентов и входом блока пам ти знака отклоне-. НИН амплитуды сигнала от номинального значени , другой вход которого соединен с выходом первого сумматора по модулю два первого блока сумматоров , вход которого через блок пам ти пол рностей сигнала соединен с входами первого и третьего сумматоров по модулю два второго блока сумматоров , а выход блока пам ти знака отклонени амплитуды сигнала от номинсшьного значени подсоединен к входам первого и второго сумматоров по модулю два второго блока сумматоров, кроме того, выход накопител через блок пам ти коэффициентов соединен с входом накопител и вторым входом блока умножени , выход которого подключен к входам первого и второго сумматоров , отличающийс тем, что, с целью ускорени процесса настройки корректора при передачи данных методами однополюсной и двухполюсной модул ции, введены два блока пам ти амплитуды сигнала, дополнительный блок пам ти пол рностей сигнала, дополнительный блок пам ти знака отклонени амплитуды сигнала
от номинального значени , три коммутатора и блок формирова-ни весового накоплени , при этом выход первого блока пам ти амплитуды сигнала пйдключен- к входу блока формировани весового накоплени и к входам первого и второго коммутаторов, второй и ,третий входы которых соединены соответственно с выходами первого и четвертого , а также второго и третьего сумматоров по модулю два второго блоo ка сумматоров, кроме того, второй вход блока формировани весового накоплени подключен к выходу второго блока пам ти амплитуды сигнала, а выход дополнительного блока пам ти
5 пол рностей сигнала соединен с входом второго сумматора по модулю два первого блока.сумматоров, выход которого через дополнительный блок пам ти знака отклонени амплитуды сигна0 ла от номинального значени соединен с входами третьего и четвертого сумматоров по модулю два второго блока сумматоров, а выход дополнительного блока пам ти пол рностей сигнала в свою очередь подключен к входам вто5 рого и четвертого сумматоров по модулю два второго блока сумматоров, кроме того, выход блока управлени так же как и выходы первого и второго коммутаторов подсоединен к входам
D третьего коммутатора, выход которого соединен со вторым входом накопител , третий вход которого подключен к упом нутого блока формировани весового накоплени .
5
Источники информации, -прин тые во внимание при экспертизе
1. Патент США № 3633105, кл. 325-42, 1972 (прототип).
Claims (1)
- Формула -изобретенияАдаптивный корректор сигнала, содержащий аналого-цифровой преобразователь, у которого первый выход через блок памяти выборок сигнала соединен с блоком умножения, а второй 5 выход упомянутого аналого-цифрового преобразователя подключен к входу блока управления, выходы которого соеди- йены с входами первого и второго сумматоров , а также с входами .блоков па- |0 мяти выборок сигнала, памяти полярностей сигнала, памяти коэффициентов и входом блока памяти знака отклоне-. ния амплитуды сигнала от номинального значения, другой вход которого . соединен с выходом первого сумматора по модулю два первого блока сумматоров , вход которого через блок памяти полярностей сигнала соединен с входами первого и третьего сумматоров по модулю два второго блока суммато- 20 ров, а выход блока памяти знака отклонения амплитуды сигнала от номинального значения подсоединен к входам первого и второго сумматоров по модулю два второго блока сумматоров, кро- 25 ме того, выходнакопителя через блок памяти коэффициентов соединен с входом накопителя и вторым входом блока умножения, выход которого подключен к входам первого и второго сумматоров, отличающийся тем, что, с целью ускорения процесса настройки корректора при передачи данных методами однополюсной и двухполюсной модуляции, введены два бло- .35 ка памяти амплитуды сигнала, дополнительный блок памяти полярностей сигнала, дополнительный блок памяти знака отклонения амплитуды сигнала от номинального значения, три коммутатора и блок формирования весового накопления, при этом выход первого блока памяти амплитуды сигнала подключен- к входу блока формирования весового накопления и к входам первого и второго коммутаторов, второй и ,· третий входы которых соединены соответственно с выходами первого и четвертого, а также второго и третьего сумматоров по модулю два второго блока сумматоров, кроме того, второй вход блока формирования весового накопления подключен к выходу второго блока памяти амплитуды сигнала, а выход дополнительного блока памяти полярностей сигнала соединен с входом второго сумматора по модулю два первого блока.сумматоров, выход которого через дополнительный блок памяти знака отклонения амплитуды сигнала от номинального значения соединен с входами третьего и четвертого сумматоров по модулю два второго блока сумматоров, а выход дополнительного блока памяти полярностей сигнала в свою очередь подключен к входам второго и четвертого сумматоров по модулю два второго блока сумматоров, кроме того, выход блока управления так же как и выходы первого и второго коммутаторов подсоединен к входам третьего коммутатора, выход которого соединен со вторым входом накопителя, третий вход которого подключен к выводу упомянутого блока формирования весового накопления.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782680720A SU794735A1 (ru) | 1978-10-26 | 1978-10-26 | Адаптивный корректор сигнала |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782680720A SU794735A1 (ru) | 1978-10-26 | 1978-10-26 | Адаптивный корректор сигнала |
Publications (1)
Publication Number | Publication Date |
---|---|
SU794735A1 true SU794735A1 (ru) | 1981-01-07 |
Family
ID=20792031
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782680720A SU794735A1 (ru) | 1978-10-26 | 1978-10-26 | Адаптивный корректор сигнала |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU794735A1 (ru) |
-
1978
- 1978-10-26 SU SU782680720A patent/SU794735A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS585620B2 (ja) | ビット系列伝送方法 | |
US3497625A (en) | Digital modulation and demodulation in a communication system | |
JPH01105647A (ja) | 変調信号の供給装置及び予備変調フィルタ及び変調装置 | |
US5093843A (en) | Digital communicationn system using partial response and bipolar coding techniques | |
US4225832A (en) | Self-adapting equalizer | |
SU794735A1 (ru) | Адаптивный корректор сигнала | |
GB1523079A (en) | Device for generating an analogue output wave which is phaase modulated by input data and which is free from unwanted modulation products | |
GB2311915A (en) | Method and Apparatus for Generating pi/n n-DPSK Modulation Signals | |
US4227250A (en) | Minimization of excess bandwidth in pulse amplitude modulated data transmission | |
US5373532A (en) | π/4 quadrature phase shift keying modulator | |
US3435147A (en) | Adaptive data modem whereby digital data is encoded in time division format and converted to frequency division | |
JPH084277B2 (ja) | デジタル通信システム | |
WO2020121901A1 (ja) | 光伝送システム、光送信機、光受信機及び伝達関数推定方法 | |
SU832733A1 (ru) | Цифровой адаптивный корректорСигНАлА | |
US3829780A (en) | Data modem with adaptive feedback equalization for cancellation of lead-in and trailing transients | |
SU1083374A1 (ru) | Цифровой адаптивный корректор межсимвольной интерференции | |
SU849503A1 (ru) | Перекрестный корректор межсимволь-НыХ иСКАжЕНий B СигНАлАХ дАННыХ,пЕРЕдАВАЕМыХ дВуХпОлОСНыМи МЕТОдАМи МОдул ции | |
SU801269A1 (ru) | Цифровой адаптивный корректор меж-СиМВОльНыХ иСКАжЕНий B СигНАлАХ дАН-НыХ | |
SU649142A1 (ru) | Адаптивный корректор фазомодулированных сигналов | |
SU951724A1 (ru) | Устройство дл адаптивной коррекции межсимвольной интерференции | |
SU873454A1 (ru) | Устройство дл передачи сигналов относительной фазовой телеграфии | |
US4140974A (en) | Distortion corrector for the adaptive base band correction of a phase-modulated signal | |
SU1292201A1 (ru) | Формирователь сигналов | |
SU1043830A1 (ru) | Цифровой адаптивный корректор дискретного сигнала | |
SU1234991A1 (ru) | Устройство дл преобразовани сигналов |