SU1043830A1 - Цифровой адаптивный корректор дискретного сигнала - Google Patents
Цифровой адаптивный корректор дискретного сигнала Download PDFInfo
- Publication number
- SU1043830A1 SU1043830A1 SU813359681A SU3359681A SU1043830A1 SU 1043830 A1 SU1043830 A1 SU 1043830A1 SU 813359681 A SU813359681 A SU 813359681A SU 3359681 A SU3359681 A SU 3359681A SU 1043830 A1 SU1043830 A1 SU 1043830A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- block
- switch
- unit
- Prior art date
Links
Landscapes
- Filters That Use Time-Delay Elements (AREA)
Description
1 Изобретение относитс к электросв зи и другим област м, св занными с приемом модулированных сигнало данных, передаваемых по каналам тональной частоты (ТЧ), и предназна чено дл коррекции межсимвольной ин терференции .МСИ в модулированных сигналах, сформированных однополосными или двух11олос1ными многопозиционными методами модул ции. Известен цифровой адаптивный кор ректор дискретного сигнала, .содержа щий последовательно соединенные аналого-цифровой преобразовсгтель (АЦП), блок пам ти выборок и арифметический блок, состо щий из блока умножени и сумматора, причем входы .АЦП вл ютс аналоговыми входами корректора, тактовый вход которого вл етс входом программного блока, второй вход которого подключен к другому выходу АЦП, а тактовый выход программного блока подключен к вход блока пам ти выборок, арифмет1вческого блока и блока пам ти коэффициентов передачи, выход которого подключен к третьему входу арифметичес кого блока, один выход которого вл етс выходом устройства, а другой подключен к третьему.входу блока пам ти выборок, другой выход которого через блок коррел ции подключен к другому входу блока пам тикоэффициентов Q. Однако в этом корректоре недоста точны помехоустойчивость данных сигналов и скорость настройки, так как в нем используетс знаковый алгоритм настройки корректора. Наиболее близким к изобретению вл етс цифровой адаптивный коррек тор дискретного сигнала, содержащий последовательно соединенные узел двухканального аналого-цифрового преобразовани , блок пам ти выборок и блок умножени , причем входы узла двухканального аналого-цифрового преобразовани вл ютс аналоговыми входами устройства, тактовым входом которого вл етс вход блока про граммного управлени , первый выход которого подключен к первому входу блока коррел ции, ко второму входу блока пам ти выборок, к первым входа первого и второго сумматоров и блока пам ти Коэффициентов передачи, другой вход которого соединен с выходом блока коррел ции, первые выходы первого и второго сумматоров в30 л ютс выходами устройства, а вторые выходы подключены к второму входу блока коррел ции, другой выход узла двухканального аналогоцифрового преобразовани подключен к другому входу блока программного управлени 2. Однако известное устройство имеет недостаточную помехоустойчивость и дальность передачи сигналов данных , и недостаточную скорость настройки . Цель изобретени - повышение помехоустойчивости и скорости настройки корректора путем реализации среднеквадратичного алгоритма настройки. Поставленна цель достигаетс тем, что в цифровой адаптивный корректор дискретного сигнала,Л;одержащий последовательно соединенные узел двухканального аналого-цифрового преобразовани , блок пам ти выборок и блок умножени , причем входы узла двухканального аналого-цифрового преобразовани вл ютс аналоговыми входами устройства, тактовым входом которого вл етс вход блока программного управлени , первый выход которого подключен к первому входу блока коррел ции, ко второму входу блока пам ти выборок,кпервым входам первого и второго сумматоров и блока пам ти коэффициентов передачи, другой вход которого соединен с выходом блока коррел ции, первые выходы первого и второго сумматоров вл ютс выходами устройства, а вторые выходы подключены к второму входу блока коррел ции , другой выход узла двухканаль ного аналогогцифрового преобразовани подключен к другому входу блока программного управлени , введены формирователь кода эталонного сигнала, первый, второй и третий коммутаторы, при этом выход формировател кода эта лонного сигнала соединен с первым входом первого коммутатора, второй вход которого соединен со вторым выходом блока программного управлени , третий выход которого подключен к первому входу второго коммутатора, второй вход которого соединен х выходом блока пам ти коэффициентов передачи , а третий и четвертый входы подключены к третьим выходам первого и второго сумматоров, вторые входы которых соединены с выходом первого коммутатора, выход блока умножени подключен к третьему входу первого коммутатора, и через третий коммутатор подключен к третьему входу блока коррел ции, четвертый вход которого соединен со вторым выходом блока пам ти выборок, а чеГвертый выход блока программного управлени подключен к другому входу третьего коммутатора. На фиг. 1 приведена структурна электрическа схема цифрового адаптивного корректора; на фиг. 2 - массивы коэффициентов и выборок. Цифровой адаптивный корректор дис кратного сигнала содержит приемник 1, адаптивный корректор 2, узел 3 двухканального аналого-цифрового преобразовани , блок Ч программного управлени , блок 5 пам ти выборок, блок 6 коррел ции, блок 7 пам ти коэффициентов передачи, формирователь 8 кода эталонных сигналов, блок 9 умножени , коммутаторы 10-12, сумматоры 13 И ift. Цифровой адаптивный корректор дискретного сигнала работает следующим образом. ла А Аналоговые сигналы 01, и аf с выхо дов демодул торов приемника 1 поступают на узел 3 двухканального аналого-цифрового преобразовани , где производитс стробирование этих сигналов в ртсчетные моменты.времени, запоминание и хранение амплитуд полученных напр жений выборок и преобразование этих напр жений в П-разр дные кодовые числа. Процесс преобразовани осуществл етс так, что сначала преобразуетс сигнал 3i с выхода первого демодул тора, а затеи сигнал 2 с выхода второго демодул тора (не показаны) приемника 1. В та кой же очередности производитс запи в блок-5 пам ти выборок двухразр диы чисел выборок, полученных в результате преобразо1зани . После окончани процесса преобразовани в .узле 3 фор мируетс сигнал Пуск и блок А вырабатывает сигналы, необходимые дл работы блока 5 пам ти выборок и блока 7 пам ти коэффициентов передачи, и сумматоров 13 и 1. В это врем коммутаторы 10-12 установлены в исхо ное положение,, при котором блок 7 па м ти коэффициентов передачи подключен к блоку 9 умножени , выход блока 9 умножени подключен к сумматора 13 и , и на вход блока 6 коррел ции через коммутатор 12 сигнал от блока 9 умножени не поступает. 4 ании прин того среднеквад-, лгоритма настройки сигнаи дл изменени коэффициачи регул торов отводов корректора 2 вырабатывае 6 коррел ции всоотследующими выражени ми: енсации собственного ме ни . , ne sgna sgna. енсации перекрестного ли ни neJ+sgna sgna в В Q neetsgnaQ- sgna . ни х (t)-{8) прин тыследучени : знак проекции сигнала , подверженного мешающему вли нию , на ортогональные когерентные колебани R и 0. соответственно; знак проекции сигнала , создавшего мешающее вли ние на ортогональные когерентные колебани R HQ соответственно; 5дпед--знак отклонени проекции амплитуды откорректированного сигнала от номинала на когерентные, колебани R и Q - соответственно; величина отклонени амплитуды откорректированного сигнала от номинала на когерентные колебани R . и 0. соответственно; величина проекции сигнала, создавшего мешающее вли ние , на когерентные колебани R и Q соответственно . s На основании выражений (1) (3) (5) (7) определ етс величина изменени коэффициента передачи, а на основании выражений (2), (4), (6) (8) знак этого изменени . Коэффициенты передачи регул торов отводов записываютс в блок 7 пам ти коэффициентов передачи. В случае передачи сигналов данных двухполосными или однополесными (при приеме на центральной частоте спектра) методами модул ций массивы коэффициентов и выборок в блоке 5 пам ти выборок и блока пам ти коэффициентов передачи после окончани преобразование в узле 3 располагаютс друг относительно друга так, как это изображено на фиг.2а где прин ты следующиеобозначени : Р -г коэффициент пе| едачи регул то ра по перекрестной св зи; . - k - коэффициент передачи йргул г тора по пр мой св зи; о.--индекс знакового разр да; 1 - количество разр дов, в кодовом числе, отображающем модуль коэффициента передачи регул тора отвода и модуль выборки (); . f - номер отвода слева от центрального; m - номер отвода справа от центрального; . ; г - выборка сигнала с выхода пер вого (синфазного) демодул тора; выборка сигнала с выхода вто . рого (квадратурного) демодул тора. По командам, блока 4-из блока 5 пам ти выборок непосредственно, а из блока 7 пам ти коэффициентов пе .редачи через второй коммутатор 11 на : блок 9 умножени поступают два кодо вых числа, соответствующие модул м и пол рност м кодов выборки и коэффи циента передачи соотв.етс-твующего отвода корректора 2. Причем сначала в блок 9 умножени поступает код выт борки синфазного демодул тора, а за .тем код выборки квадратурного демодул тора приемника 1 дл умножени на один и тот же коэффициент- пере .дачи регул тора отвода корректора 2. Полученные произведени двух пар чи .еел передаютс через коммутатор 10. зо одновременна на входы сумматрров 13 и 14. Однако операции суммировани производ тс раздельно дл синфазных и квадратурных сигналов, в соответствии с сигналами управлени , пост .упающими из программного блока в каждый из сумматоров 13 и 14 соответственно . Затем по команде программного блока 4-из блоков 5 пам ти выборок и блока 7 пам ти коэффициентов передачи .на вход блока 9 умножени подаютс кодовые числа, соответствующие операци м со следующих отводов корректора 2, Полученные произведени алгебраически суммируютс в сумматорах 13 и И с числами, хран щимис в них от предыдущей команды программного блока 4. процесс будет продолжатьс до тех пор, пока р сумматорах 13 и 14 не будут записа ны суммы, полученные в результате суммировани произведений кодов выборок и коэффициентов передачи регул трров ho пр мой св зи дл всех отводов KOppeiicTopa 2. По окончании этого процесса массивы коэффициентов и выборок в- блоках 4 и 7 пам ти будут располагатьс так,, какэто .представлено ;на фиг. 26. Далее, процесс умножений кодов / коэффициентов передачи по перекрестг ; ной св зи и выборок и последовав тельного суммировани произведений повтор етс аналогично. .После окончани .этого процесса . рёзул1 тир ующие суммы с выходов сумматоров J3 и 14 поступают в приемник 1 дл декодировани и формировани сигналов управлени корректором 2. Затем по команде программного блока 4 коммутатор 10 отключает выход блока 9 умножени от входов сумматоров 13 и 14 и подключает ко входам сумматоров 13 и 14 формирователь 8 кода э т аУюнногр сигнала. Формирователь 8 кода эталонного с.игнала преобразует сигналы управлени , вырабатываeMbte в приемнике 1 и определ ющие нормированное значение амплитуд о -а откорректированных сигналов aS и 14, в два -на выходах сумматоров. 13 и I-разр дных кодовых числа . В сумматорах 13 и 14 формируютс сигналы, отображающие величины ошибки |1о1 и |1§) в соответствии с выражени ми
PSl-la -Hn ° Затем по команде программного блокад выход блока 9 умножени че .рез коммутатор. 12 подключаетс к бло ку 6 коррел ции, а коммутатор 11 отключает блок 7 пам тикоэффициентов передачи от блока 9 умножени и на вход последнего подключает требуемый сигнал ошибки „ или 1д. В блоке 9 умножени производитс последовательное умножение кодовых чисел выборок на кодовое число, .соответствующее требуемому значению сигнала ошибки или 1. Полученные произведени , знак которых выбираетс в соответствии с выражени ми ), (k), (6), (8), определ ют величину и направление изменени .коэффигциентов передачи регул торов отводов. При этом массивы выборок и коэффициентов передачи в блоках 5 пам ти выборок и блока 7 пам ти коэффициентов передачи располагаютс так, как изображено на ; фиг. 2а.. : .
Далее по командам программного блока i снова начинают работать блоки 5 пам ти выборок и. блок 7 . пам ти коэф({ циентов, передачи, но сигналы управлени на сумматоры 13 и f не поступают. При
0««38308
этом осуицествл етс изменение коэффициентов передачи регул торов отводов в соответствии с формулами (1)-(8), Процесс повтор етс до 5 тех пор, пока в блоке 7 пам ти коэффициентов передачи не будут записаны новые значени коэффициентовпередачи регул торов по пр мым и пе рекрестным св з м дл всех отводоэ
10 корректора 2.
После этого по команде программного блока коммутаторы 10-12 устанавливаютс в исходное положение до поступлени следующих элементов сигнала на входблока 3 корректора 2. В процессе настройки корректора 2 в блоке 7 пам ти коэффициентов передачи записываютс такие числа коэффициентов передачи дл регул торов отводов, при которых величина НСИ минимальна .. . Поскольку при изменении коэффициентов передачи учитываетс не только направление,изменени , но и величи25 на сигналов ошибки, определ ема выражени ми (9) и (10), то процесс коррекции существенно ускор етс ,
: повышаетс точность коррекции, а так же допустима величина исходных ис кажений характеристик канала ТЧ, что эквивалентно увеличению дальности передачи сигналов данных.
Claims (1)
- ЦИФРОВОЙ АДАПТИВНЫЙ КОРРЕКТОР ДИСКРЕТНОГО СИГНАЛА, содержащий последовательно соединенные узел двухканального аналого-цифрового преобразования , -блок памяти выборок и блок умножения, причем входы узла двухканального аналого-цифрового преобразования являются аналоговыми входами устройства, тактовым входом которого является вход блока про? граммного управления, первый выход которого подключен к первому входу блока корреляции, к второму входу бло? ка памяти выборок, к первым входам > первого и второго сумматоров и блока памяти коэффициентов передачи, другой вход которого соединен с выхо-, дом блока корреляции, первые выходы ' первого и второго сумматоров являются выходами устройства, а вторые выходы подключены к второму входу блока корреляции, другой выход узла двухканального аналого-цифрового преобразования подключен к другому входу блока программного управления, отличающийся тем, что, с целью повышения,помехоустойчивости и скорости настройки корректора путем реализации среднеквадратичного алгоритма настройки в него введены формирователь кода эталонного сигнала, первый, второй и третий коммутаторы, при этом выход формирователя кода эталонного сигнала соединен с первым входом первого коммутатора, второй вход которого соединен со вторым выходом блока программного управления, третий выход которого подключен к первому входу второго коммутатора, второй вход которого соединен с выходом блока памяти коэффициентов передачи,а третий и четвертый входы которых соединены с выходом первого коммутатора, выход блока умножения подключен к третьему входу первого коммутатора, и через третий коммутатор подключен к третьему входу блока корреляции, четвертый вход которого соединен со вторым выходом блока памяти выборок , а четвертый выход блока программного управления подключен к другому входу третьего коммутатора.>1 1043830 2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813359681A SU1043830A1 (ru) | 1981-11-26 | 1981-11-26 | Цифровой адаптивный корректор дискретного сигнала |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813359681A SU1043830A1 (ru) | 1981-11-26 | 1981-11-26 | Цифровой адаптивный корректор дискретного сигнала |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1043830A1 true SU1043830A1 (ru) | 1983-09-23 |
Family
ID=20984505
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813359681A SU1043830A1 (ru) | 1981-11-26 | 1981-11-26 | Цифровой адаптивный корректор дискретного сигнала |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1043830A1 (ru) |
-
1981
- 1981-11-26 SU SU813359681A patent/SU1043830A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Патент US № 3633105, кл. , 1970. 2. Авторское свидетельство СССР № 801269, кл. Н О 8 3/0, 1978 (прототип).. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4173759A (en) | Adaptive antenna array and method of operating same | |
US3906347A (en) | Transversal equalizer for use in double sideband quadrature amplitude modulated system | |
US3935535A (en) | Fast equalization acquisition for automatic adaptive digital modem | |
GB1505139A (en) | Ultrafast adaptive digital modem | |
US4097807A (en) | Automatic equalizing method and system | |
US5093848A (en) | Method of controlling the frequency of a coherent radio receiver and apparatus for carrying out the method | |
US4327440A (en) | Signal detector for use in digital communication | |
CA1231397A (en) | Waveform shaping apparatus | |
US5574751A (en) | Method for a soft-decision modulation system | |
CN101278495A (zh) | 过采样和横向均衡器 | |
US4071829A (en) | Coherent phase detector using a frequency discriminator | |
SU1043830A1 (ru) | Цифровой адаптивный корректор дискретного сигнала | |
US5263054A (en) | Method and system for interpolating baud rate timing recovery for asynchronous start stop protocol | |
KR100506487B1 (ko) | 단일 주파수, 다중 송신 통신망의 코드벡터 검출 장치 | |
SU832733A1 (ru) | Цифровой адаптивный корректорСигНАлА | |
SU1083374A1 (ru) | Цифровой адаптивный корректор межсимвольной интерференции | |
SU801269A1 (ru) | Цифровой адаптивный корректор меж-СиМВОльНыХ иСКАжЕНий B СигНАлАХ дАН-НыХ | |
US7065145B2 (en) | Digital carrierless amplitude and phase modulation (CAP) transmitter using vector arithmetic structure (VAS) | |
US4586023A (en) | Means and method for data transmission on wired channels | |
SU649142A1 (ru) | Адаптивный корректор фазомодулированных сигналов | |
SU951725A1 (ru) | Устройство дл адаптивной коррекции межсимвольных искажений | |
SU1292202A1 (ru) | Устройство дл детектировани амплитудно-фазомодулированных сигналов | |
SU862366A1 (ru) | Цифровой корректор сигналов | |
SU921099A2 (ru) | Цифровой адаптивный корректор межсимвольных искажений в сигналах данных | |
SU1234991A1 (ru) | Устройство дл преобразовани сигналов |