SU771686A1 - Устройство дл решени диофантового уравнени - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ РЕШЕНИЯ ДИОФАНТОВОГО УРАВНЕНИЯ

1

Изобретение относитс  к вычислительной технике и может быть использовано в устройствах автоматического управлени .

Известно устройство дл  решени  5 алгебраических уравнений Щ, содержащее функциональные резисторы и отрабатывающие устройства. Такие устройства имеют низкое быстродействие.

Наиболее близким техническим ре- 10 шением к изобретению  вл етс  устройство дл  решени  диофантового уравнени  , которое содержит магнитные аналоговые регулирующие и запоминающие элементы с подключенными к их 15 выходам вольтметрами, нуль-органы, блоки интегрировани , блоки умножени  и переключатель.

Такое устройство из-за многосту- 20 пенчатой настройки обладает низким быстродействием, не обеспечивает высокой точности выполнени  математических операций , в частности суммировани  напр жений на входах нуль-орга-25 нов.

Цель изобретени  - повышение точности .

Поставленна  цель достигаетс  тем, что в устройство, содержащее нуль-ор-30

гаи, переключатели, блоки индикации и три канала, каждый из которых состоит из последовательно соединенных п блоков умножени , введены сумматор, а каждый канал содержит амплитуднофазовый преобразователь, выход которого подключен к входу соответствующего блока индикации и к первому входу первого блока умножени  своего канала , входы блоков умножени  каждого канала соединены с соответствующими входами переключател  своего канала, выходы переключателей первого и второго каналов подключены к входам сумматора, выход которого соединен спервым входом нуль-органа, выход которого подключен к входам амплитуднофазовых преобразователей всех каналов , выход переключател  третьего канала соединен со вторым входом нульоргана .

На фиг. 1 представлена блок-схема устройства дл  решени  диофантового уравнени ; на фиг. 2 - схема амплитудно-фазового преобразовател ; на фиг. 3 - диагргиио {ы напр жений, по сн ющие ,работу устройства.

Claims (2)

1. Устройство дл  решени  диофантового уравнени  содержит амплитудно-фазовые преобразователи 1, блоки индинации 2, блоки умножени  3, переключатели 4, сумматор 5, нуль-орган 6. Амплитудно-фазовый преобразовател 1 содержит диоды 7, триггеры 1 митта 8, генераторы пилообразно1о напр жени  9, сумматор 10 и блок ввода начальных данных 11. Триггеры Шмит-та 8 и генераторы 9 различаютс  только типом используемо го активного элемента, например транзисторы р-п-р и п-р-п- типов. Работа устройства происходит следующим образом. Начальное значение напр жени , за даваемое в каждом канале блоком ввода начальных данных 11 (фиг. 2), через сумматор 10 поступает на вход по следовательно соединенных блоков умножени  3 (фиг. 1). Это напр жение контролируетс -блоком индикации, в качестве которого можно использовать вольтметр. В соответствии с установленным положением переключател  4 осуществл етс  умножение сигнала. На пр жение с выхода первых двух каналов через сумматор 5 поступает на первый вход нуль-органа 6, на второй вход поступает напр жение с выхода третьего канала. Если напр жение на входе нуль-органа 6 не превьлаает уро н  срабатывани , то на выходе нульоргана б сигнал отсутствует и блок 2 фиксирует значение .искомой величины. Если напр жение на входе нуль-органа 6 выше уровн  срабатывани , то по вл етс  соответствующий сигнал на его выходе. В зависимости от пол рности этого сигнала включаетс  в работу одна или друга  цепь преобразовател  1. Диоды 7 обеспечивают подключение соответствующей цепи в зависимости от пол рности сигнала. Триггер 8 преобразует поступающий сигнал в импульсное напр жение-, управл ющее работой генератора пилообразного напр жени  9. Выходное напр жение генератора 9, амплитуда и скорость изменени  которого в каждом канале устанавливаетс  эмпирически, поступает в сумматор 10, где суммируетс .с начальным значением напр жени , задаваемого блоком ввода начашьных данных 11, представл ющего собой потенциометрический датчик. При положительной пол рности напр жени  на выходе нуль-органа 6, когда напр жение на его первом входе превышает уровень напр жени  на его втором входе, включаетс  в работу .верхн   цепь преобразовател  1 и на выходе триггера 8 по вл етс  в.моме времени t импульсное напр жение (фиг. 3,а). Если генерйтор 9 вырабатывает линей нарастающее напр жение отрицательно пол рности (фиг. 3,б), которое подаетс  на суммирующий вход сумматоjpa 10, то на выходе сумматора 10 на 1пр жение будет убывать (фиг. 3,г). а графике фиг. 3, в изображен уроень напр жени , задаваемого блоком вода начальных данных 11. Указанные процессы будут происхоить в первых двух каналах. В третьем канале выход генератора подсоединен к вычитающим входам сумматора 10 и напр жение на выходе сумматора 10 будет увеличиватьс  относительно начального уровн  (фиг.З, д). Из рассмотренного следует, что на первом входе нуль-органа 6 напр жение будет уменьшатьс  а на втором - увеличиватьс  до тех пор, пока напр жение на выходе нуль-органа б не станет равным нулю. Тогда произойдет опрокидывание триггеров 8, уровень напр жени  на выходе генератора 9 станет резко падать, а на выходе сумматора 10 первых двух каналов будет резко возрастать, а в третьем канале, наоборот, уменьшатьс . Значит , наибольшее показание блока индикации 2 третьего канала и наименьшее показание блока индикации 2 первых двух каналов будут соответствовать решению урав.нени . На фиг. 3 (а , б , в , г , д ) представлены диаграммы напр жений при отрицательной пол рности сигнала на выходе нуль-органа 6. Таким образом, использование новых блоков и св зей между блоками позвол ет упростить устройство и повысить точность выполнени  математических операций. Формула изобретени  Устройство дл  решени  диофантового уравнени , содержащее нуль-орган , переключатели, блоки индикации и .три канала, каждый из которых состоит из последовательно соединенных п блоков умножени , от л и ч а ющ е е с   тем, что, с целью повышени  ТОЧНОСТИ , в него введены сумматор , а каждый канал содержит амплитудно-фазовый преобразователь, выход которого подключен к входу соответствующего блока индикации и к первому входу первого блока умножени  своего канала, входы блоков умножени  каждого канала соединены с соответствующими входами переключател  своего канала, выходы переключателей первого и второго каналов подключены к входам сумматора, выход которого соединен с первым входом нуль-органа, выход которого подключен к входам амплнтудно-фазовых преобразователей всех каналов, выход переключател  третьего канала соединен со вторым входом нуль-органа. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР I 278238, кл. G Об G 7/32, 1968.
2. 2.Авторское свидетельство СССР 390533, кл. G 06 G 7/32, 1971 (прототип ).

   .г

   771686

   - - -vf

   ..,. -Щ,

   t

   U.

   C1

   0 i

   i

   UT 0 to

   iit

   a

   UgffH

   d

   0 t

   t,

   фиг.Ь

   0 fo

   i