SU661560A1 - Аналоговое устройство дл умножени - Google Patents
Аналоговое устройство дл умножениInfo
- Publication number
- SU661560A1 SU661560A1 SU772538471A SU2538471A SU661560A1 SU 661560 A1 SU661560 A1 SU 661560A1 SU 772538471 A SU772538471 A SU 772538471A SU 2538471 A SU2538471 A SU 2538471A SU 661560 A1 SU661560 A1 SU 661560A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- voltage
- input
- cells
- amplifier
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
1
Изобретение относитс к области аналоговой вычислительной техники и может быть использовано в аналоговых вычислительных устройствах и системах автоматического управлени .
Известно аналоговое устройство дл умножени , содержащее два нелинейных функциональных преобразовател , сумматор и блоки выделени модул 1.
Наиболее близким техническим решение.м к изобретению вл етс аналоговое устройство дл умножени , содержащее блоки выделени полусуммы и полуразности, входы .которых соединены со входами устройства, а выходы блоков выделени полусуммы и полуразности соответственно через первый и второй нелинейные элементы с первым и вторым входами выходного сумматора 2.
Недостаточна точность работы известных устройств обусловлена тем, что в любом режиме работы часть чеек хот бы одного из нелинейных элементов не принимает участи в формировании выходного напр жени , так как напр жение на выходе этого элемента оказываетс меньше порога отпирани
ЭТИХ чеек. Работа устройства дл умножени основана на реализации соотношени У. Y - - (iL-. (1) 2,а
где Л, Y - напр жени , соответствующи е
сомножител м..
Его анализ показывает, что при любом сочетании сомножителей максимальное напр жение , одновременно поступающее на входы нелинейных элементов, не превышает значени -|- (где Е - шкала устройства умножени ).
Как известно, погрешность нелинейных элементов $ обратно пропорциональна квадрату числа чеек п, посредством которых осуществл етс кусочно-линейна аппроксимаци параболы
6, 1
Из выражени (1) следует, что по крайней мере, -J- чеек из 2п чеек нелинейных элементов не принимает участи в формировании выходного напр жени устройства умножени .
Целью изобретени вл етс повышение точности умножени .
Поставленна цель достигаетс тем, что предложенное устройство дополнительно содержит компаратор, ключ, усилитель, блок
выделени максимума й третий нёлинейный элемент, выход которогочерез последоватеттьно соединенные ключ и усилитель соединен с третьим входом выходного сумматора и непосредственно с: чгетвертым входом выходного , сумматора. Входы блОК Г Ш лени Максимума соёдииены хоответственйо с вы ходами блоков выделени полусуммы и полуразности , а выход - со входом третьего нелинейногр элемента. Входы компаратора соединены соответственно с выходом блока выделени полуразности и с источником положительного опорного напр жени , а вь1х;од - с управл ющим входом ключа.
Структурна схема устройства изображена на чертеже.
Оно содержит первый и второй нелинейные элементы 1, 2, выходы которых соединены с выходом сумматоров 3, блок выделени максимума 4, вь1ход которого соединен со входом третьего нелинейного элемента 5, выход которого соединен с выходным сумматором непосредственно и через ключ 6 и усилитель 7, управл ющий вход которого соединен с выходом компаратора 8, блоки 9, 10 выделени полусуммы и полуразности.
Рассмотрим работу устройства.
При реализации соотнощени (1) в случае , когда положительные напр жени , соответствующие полусумме и полуразности сомножителей, первый нелинейный элемент 1 осуществл ет кусочно-линейную аппроксимацию параболы при сигналах на входе, мёньщйх чем половин шкалы устройства в четвертом квадранте, второй нелинейный элемент 2 - в первом квадранте. Третий нелинейный элемент 5 осуществл ет кусочнолинейную аппроксимацию параболы при сигналах на входе, больщих, чем половина щкалы устройства в четвертом квадранте.
Когда напр жение на выходе блока 9 прёвыщает значение EI2, через выделени максимума 4 оно поступает на вход элемента 5, выходное напр жение которого суммируетс с выходным напр жением элемента 1. В этом режиме ключ 6 разомкнут, так как напр жение на выходе блока 10 меньще -|- и с выхода усилител 7 на вход суммирующего усилител сигнал не поступает . Таким образом, в этом случае реализуетс соотношение (1).
Когда напр жение на выходе блока 10 превышает /2, через схему выделени максимума 4, оно поступает на вход элемента 5, В этом режиме напр жение на ваходекомпа ратора 8 мен ет знак, ключ 6 замыкаетс .
661560
и выход усиЛйтел 7 с коэффициентом усилени «минус два подключаетс ко входу усилител 3. В результате напр жение с выхода элемента 5 суммируетс с усиленным в раза рт проинвёртированным напр жением с выхбда усилител 7.
Таким образом, в этом случае реализуетс соотнощение (1).
Каждый нелинейный элемент состоит из 2п/3 чеек, т. е. общее число чеек равно числу чеек в прототипе 2п. Это эквивалентно использованию в прототипе двух нелинейных элементов с числом чеек, равным 4п/3. При этом в предложенном устройстве not-рещность- аппроксимации 5 снижаетс в (4/3) 1,78 раз по сравнению с известными устройствами, а следовательно, повышаетс точность работы предлагаемого устройства .
Claims (2)
1. Пр{Тменение и проектирование операционных усилителей. Под ред. Дж. Грэма. М., «Мир, 1974.
0
2. Авторское свидетельство СССР № 115979, кл. G 06 G 7/16, 1955. , :
Т - - --- -- - - -:
ВыхоЗ
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772538471A SU661560A1 (ru) | 1977-11-02 | 1977-11-02 | Аналоговое устройство дл умножени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772538471A SU661560A1 (ru) | 1977-11-02 | 1977-11-02 | Аналоговое устройство дл умножени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU661560A1 true SU661560A1 (ru) | 1979-05-05 |
Family
ID=20730826
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU772538471A SU661560A1 (ru) | 1977-11-02 | 1977-11-02 | Аналоговое устройство дл умножени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU661560A1 (ru) |
-
1977
- 1977-11-02 SU SU772538471A patent/SU661560A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4636772A (en) | Multiple function type D/A converter | |
SU661560A1 (ru) | Аналоговое устройство дл умножени | |
US3509556A (en) | Digital to analog converter | |
US3462590A (en) | Correlator for two-level quantized digital signals | |
GB941351A (en) | Improvements in or relating to circuit arrangements for the conversion of analogue values into binary numbers | |
SU1022183A1 (ru) | Функциональный преобразователь | |
SU1049933A1 (ru) | Многоканальное цифро-аналоговое множительное устройство | |
SU651359A1 (ru) | Устройство дл умножени | |
SU410401A1 (ru) | ||
SU860088A1 (ru) | Квадратор | |
SU771686A1 (ru) | Устройство дл решени диофантового уравнени | |
SU661563A1 (ru) | Устройство дл воспроизведени функции | |
SU410406A1 (ru) | ||
SU645172A1 (ru) | Устройство дл воспрроизведени переменных во времени коэффициентов | |
SU991513A1 (ru) | Аналоговое запоминающее устройство | |
SU962989A1 (ru) | Вычитающее устройство | |
SU565399A2 (ru) | Устройство дл сжати сигнала по времени | |
SU1062866A1 (ru) | Корректирующа цепь | |
SU446069A1 (ru) | Устройство дл определени сомножителей произведени аналоговых сигналов | |
SU811296A1 (ru) | Цифро-аналоговый преобразовательСО СТЕпЕННОй ХАРАКТЕРиСТиКОй | |
SU661780A2 (ru) | Цифро-аналоговый квадратичный преобразователь | |
SU1478135A1 (ru) | Многоканальный различитель максимального сигнала | |
SU860309A2 (ru) | Устройство дл опроса датчиков | |
SU949800A1 (ru) | Цифро-аналоговый преобразователь | |
SU1615710A2 (ru) | Устройство дл вычислени функций синуса и косинуса в области Т-изображений |