SU765818A1 - Умножитель частоты - Google Patents

Description

1

изобретение отнсх:;итс  к области измерительной и вычислительной техники и может быть использовано дл  делени   повтор ющихс  временных интервалов на целое число частей,

Известен умножитель частоты, который содержит генератор опорной частоты , счетчики, регистр, схему задержки выходных импульсов, формирователь, схемы контрол  нулей и единиц остат- ка 1.

Наиболее близким по технической сущности к устройствам  вл етс  умножитель частоты, содержащий генератор опорной частоты, входной формирователь , блок управлени , делители частоты с переменным и посто нным коэффициентом делени , регистр и элементы И, к выходу делител .частоты с nocTO-2Q  иным коэффициентом делени  подключен yльтивибpaтop, выход которого соединен с управл ющим входом элемента И, выход запоминающего регистра через узел переноса кода, управл ющий вход 25 которого соединен с выходом делител  частоты с переменным коэффициентом делени , подключен к суммирующему входу делител  частоты с посто нным коэффициентом делени  2.зо

Величина погрешности маис этом устройстве уменьшена до величины Т .. Это достигаетс  тем, что в устройстве производитс  суммирование остатков от делени  Т на п. Если при суммировании остатков возникает переполнение, то запускаетс  мультивибратор и пропускаетс  один период Тр. При этом 1-й выходной импульс умножител  чаатоты по вл етс  через врем  t, которое

равно ..,МТ„,

rJi-l

цела  часть числа от делегде LhTo ни  Т на h-T, а Jдробна  часть числа от делени  Т на п-Т,

Погрешность определени  t равна

r- -tr- - KU V - (

оТак как разность числа и его целой части не может пр осходить единицы,

то л мчсакс оОднако даже такую погрешность в некоторых случа х желательно уменьшить .

Таким образом, недостатками устройства  вл етс  недостаточно высока  точность.

цель изобретени  - повысить точность умножени  частоты.

Это достигаетс  тем, что в умножителе частоты, содержащий генератор опорной частоты, входной формироватепьу суммирующий счетчик, буферный регистр, вычитаиощий счетчик, элемент ИЛИ и элемент И, причем выход генератра опорной частоты соединен со счетным входом суммиру1ощего-счетчика и первым входом элемента И, выход которого соединен со счетным входом вычтакндего счетчика, информационные выходы суммирующего счетчика соединены b соответствующим входами буферного регистра, группа выходов старших разрдов буферного регистра соединена с группой информационных входов вычитающего счетчика, первый выход входного формировател  соединен с входом запис информации буферного регистра, второй выход - с входом установки нул  суммирующего счетчика и первым входом элемента ИЛИ, выход которого соединен с входом записи информации вычитающего счетчика, выход переполнени  которого соединен с выходной шиной устройства и со вторым входом элемента-ИЛИ, дополнительно введены j-к триггер и накапливающий сумматор,при этом группа входов накапливающего сумматора соединена с группой выходов младших разр дов буферного регистра,вход j jтриггера соединен с шиной логической единицы, вход к - с выходом переноса накапливающего сумматора, а вход синхронизации с выходом генератора опорной частоты, выход j-к триггера соединен со вторым входом элемента И, входы установки нул  и установки единицы старшегоразр да накапливающего сумматора соединены соответственно с первым и вторым выходами входного формировател , а вход управлени  вводом информации ншсапливаюш.его сумматора соединен с выходом переполнени  вычитающего счетчика.

На чертеже -представлена схема предлагаемого устройства.

Устройство содержит входной формирователь 1, суммирующий счетчик 2, буферный регистр 3, генератор 4 опорной частоты, накапливающий сумматор... 5,элемент ИЛИ 6, вычитающий счетчик 7, j-к триггер 8, элемент И 9.

Умнохситель работает следующим образом

На вход формировател  1 поступает входной сигнал U, имеющий период Т. При переходе через определенный уровень , напримёрчерез U, и возрастаНИИ входного сигнала на выходах формировател  1 формируютс  короткие импульсы . Импульс с первого выхода формиров .ат&пЯ 1 используетс  дл  ввода из суммирующего счетчика 2 в

буферный регистр 3, а импульс со i. рого выхода - дл  установки суммиру цего счетчика 2 в нулевое состо ние. При этом импульс на первом выходе формировател  1 вырабатываетс  раньше, чем на втором выходе.

За период Т входного сигнала U в счетчик- 2 поступает N импульсов с выхода генератора 4 опорной частоты , период которых равен Т, : N .

В начале следующего периода формирователь 1 вырабатывает импульсы на первом и втором выходах. Импульс с первого выхода формировател  записыва ,ет код N из счетчика 2 в регистр 3 и устанавливает в нуль сумматор 5, а импульс со второго выхода - устанавливает в нулевое состо ние счетчик 2, через элемент ИЛИ 6 поступает на вход записи информации вычитающего счетчика 7 и заносит в него код из старших разр дов регистра 3, равный:

где п - коэффициент умножени  частоты а также поступает на вход установки единицы старшего разр да сумматора 5, устанавлива  тем самым в сумматоре 5 код, равный п/2.

После того- как на счетный вход счетчика 7 поступит N, импульсов генератора 4, код в счетчике 7 равн етс  нулю, а на его выходе вырабатываетс  сигнгш переполнени . Этот сигнал через элемент ЛЛИ б поступает на вход записи информации счетчика 7 и тем caNfdM снова заносит в него код N. из регистра 3, и на входе сумматора 5 при этом суммируетс  содержимое сумматрра 5 и младших разр дов регистра 3, Содержимое младших разр дов регистра 3 равно

N,j

Первый импульс на выходе счетчика 7 по вл етс  через врем  Ц , равное

t N TO .

После этого импульса код в сумматоре 5 будет

«слл /2 + N

Если при этом наступило переполнение сумматора 5, т.е. NCM вырабатываетс  сигнал на выходе переноса сумматора и на входах j триггера 8 две единицы, что приводит к перебросу .триггера 8 в противоположное состо ние, в данном случае из. состо ни  в состо ние OV. При этом элемент И 9 закрываетс  к а врем  т.е. пропускаетс  один импульс генератора 4. Следующий импульс генератора 4 -проходит на вход синхронизации триггера 8, когда состо ние входов j

1

О

Claims (2)

1. Поэтому триггер 8 возвращаетс  в исходное состо ние , и элемент И 9 открываетс . Если переполнение сумматора 6 н наступило, т.е. М.п, то триггер 8 не мен ет своего состо ни  и эле мент И 9 не закрываетс . Так как в сумматоре 5 перенос не накапливаютс , то в общем виде можно записать: N.,- wod( ) . Находим общее выражение дл  мом та по влени  1-го выходного импуль са. Дл  этого учитываем,что до по  лени  1-го выходного импульса умно тел  частоты было пропущено число пульсов генератора 4, равное ,)i. тогда N ТД( г)1 Точный момент по влени  1-го им пульса равен ()i. Погрешность определени  i-ro импульса равна . i, i4,.b,.,,,.(,,,)i -ir-To(). Так .как S- oCif ib lV-oU -t l Ыi тAТак как дробна  часть числа не превосходит единицы, то A-t HaK-Toli) Откуда ut йлакс 2 Таким образом, точность предлага мого устройства в два раза выше, че у прототипа, Формула изобретени  Умножитель частоты, содержащий нератор опорной частоты, входной ф мирователь, суммирующий счетчик, бу ферный регистр, вычитающий счетчик элемент ИЛИ и элемент И, причем вых генератора опорной частоты соединен со счетным входом суммирующего счетчика и первым входом элемента И, вы-ход которого соединен со счетным входом вычитаиощего счетчика, информационные выходил суммирующего счетчика соединены с соответствующими входами буферного регистра, группа выходов старших разр дов буферного регистра соединена с группой информационных входов вычитающего счетчика, первый выход входного формировател  соединен с входом записи информации буферного регистра , второй выход - с входом установки нул  суммирующего счетчика и первым входом элемента ИЛИ, выход которого соединен с входом записи информации вычитающего счетчика, выход переполнени  вычитающего счетчика соединен с выходной шиной устройства и со вторым входом элемента ИЛИ, отличающийс   тем, что, с целью повышени  точности устройства, в него дополнительно ввгдены j-K триггер и накапливающий сумматор, при этом групла входов накапливающего сумматора соединена с группой выходов младших разр дов буферного регистра, вход j j-K триггера соединен с шиной логической единицы, вход к - с выхо- . дом переноса нак апливающего с мматора , а вход синхронизации - с выходом генератора опорной частоты , выход j-K триггера соединен со вторым входом элемента И,входи установки нул  и установки единицы старшего разр да накапливающего сумматора соед нены соответственно с первым и вторым выходами входного формировател , а вход . . управлени  вводом информации накапливающего сумматора соединен с выходом/ переполнени  вычитающего счетчика. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 346721, кл. Н 03 В 19/10, 1971.
2. 2.Авторское свидетельство СССР № 369672, кл. Н 03 В 19/10, 1971 (прототип).