SU765760A1

SU765760A1 - Device for measuring symmetrical voltage components of three-phase circuit

Info

Publication number: SU765760A1
Application number: SU782666345A
Authority: SU
Inventors: Олег Леонович Карасинский
Original assignee: Институт Электродинамики Ан Украинской Сср
Priority date: 1978-09-25
Filing date: 1978-09-25
Publication date: 1980-09-23

Description

Изобретение относитс к измерительной технике и может быть использовано дл измерени симметричных составл ющих основной частоты и гармоник напр жений трехфазной сети.The invention relates to a measurement technique and can be used to measure the symmetrical components of the fundamental frequency and the harmonics of the voltages of a three-phase network.

Известно устройство дл измерени симметричных составл ющих пр мой и обратной последовательностей системы трехфазных напр жений, которое содержит фильтр боковой частоты, преобразователь трехфазной системы напр жений в т-фазную, двухполупериодные выпр мители, частотно избирательный фильтр, вольтметр 1 . Это устройство позвол ет измер ть симметричные составл ющие гармоник напр жений трехфазной сети. Однако применение громоздких и сложных в изготовлении многофазных трансформаторов , необходимость подбора диодов по вдентичным вольтамперным характеристикам, а также применение селективных фильтров, настроенных на различные гармоники напр жени , понижает точность определени симметричных составл ющих напр жений.A device for measuring the symmetrical components of the forward and reverse sequences of a three-phase voltage system is known, which contains a side frequency filter, a three-phase voltage system converter into a t-phase, full-wave rectifiers, a frequency-selective filter, a voltmeter 1. This device allows you to measure the symmetric components of the harmonics of three-phase network voltages. However, the use of bulky and difficult to manufacture multi-phase transformers, the need to select diodes for identical volt-ampere characteristics, as well as the use of selective filters tuned to different voltage harmonics, reduces the accuracy of determining the symmetrical components of voltages.

Известао также устройство дл измерени амшштудно-фазовой несимметрии трехфазной системы напр жений, которое содержит генератор модулирующих напр жений, три одинаковых кольцевых модул тора, входы которых присоединены к фазовым проводам трехфазной-системы и к генератору модулирующих напр жений, индикатор 2. К погрешност м этого устройства относитс трудность пoлJfчeни трехфазной системы модулирующих напр жений, имеющих посто нный фазовый сдвиг, равный 27г/3, наличие двух перестраиваемых фазосдвигающих цепей , которые затрудн ют настройку устройства It is also known a device for measuring the phase-phase asymmetry of a three-phase voltage system, which contains a modulating voltage generator, three identical ring modulators, the inputs of which are connected to the three-phase phase system wires and the modulating voltage generator, indicator 2. This error the device refers to the difficulty of producing a three-phase system of modulating voltages with a constant phase shift of 27 g / 3, the presence of two tunable phase-shifting circuits that make it difficult three devices

10 по максимальному показанию индикатора, недостаточно высока точность измерени .10 at the maximum indicator reading, measurement accuracy is not high enough.

Цель изобретени - повыщение точности и расширение функциональных возможностей.The purpose of the invention is to increase accuracy and enhance functionality.

Достигаетс это тем, что в устройство дл This is achieved by the fact that in the device for

15 измерени симметричных составл ющих напр жений трехфазной сети, содержащее генератор, блок сдвига фазы и индикатор введены блок суммировани напр жений, песеключатель, блок умножени , дешифратор на восемь входов, 15 measurements of symmetrical components of three-phase network voltages, comprising a generator, a phase shift unit and an indicator, a voltage summation unit, a potential switch, a multiplication unit, a decoder into eight inputs,

20 счетчик, состо щий из двух последовательно соединеннььч триггеров, умножитель частоты, преобразователь кода в число импульсов, делитель напр жений, два фильтра низких частот, два элемента И и п ть управл емых ключей, причем входные шины через блок суммировани напр жений и переключатель подключены к вхо дам первого , второго и третьего ключей, управл ющие входы которых подключены к выходам дешифратора, а выходы ключей объединены и подключены к входу блока умножени к двум установочным входам которого подклю чены выходы элементов И, к управл ющему входу - выход преобразовател кода в число импульсов, к управл ющему входу которого подключен задатчик номера гармоники, одна и входных щин через умножитель частоты подключена к входу преобразовател кода в число импульсов, и к первому входу блока сдвига, фазы, второй вход которого через первый фильтр низкой частоты и четвертый управл емы ключ, а третий вход через делитель напр жени второй фильтр низкой частоты и п тый управл емый ключ подключены к выходу блока ум ножени , выход блока сдвига фаз подключен к первым входам злементов И и к входу первого триггера счетчика, выходы первого триггера счетчика подключены к нечетным входам дешифратора и к вторым входам элементов И, выходы второго триггера подключены к четным входам дешифратора и к управл ющим входам четвертого и п того ключей, а выход второго фильтра низкой частоты подключен к индикато РУ-. При этом блок умножени содержит распределительное устройство, ключи, взвешивающие резисторы и операционный усилитель с резистором обратной св зи, причем входы распределительного устройства подключены к установочным и управл ющему входам блока умножени а его выходы через ключи и взвешивающие ре зисторы подключены к входу операщюнного усилител , выход которого вл етс выходом блока умножени , а дешифратор выполнен в виде четырех элементов И и элемента ИЛИ, причем выходы двух элементов И подключены к выходу дешифратора непосредственно, а выходы двух других элементов через элемент ИЛИ. На чертеже представлена блок-схема устройства дл измерени симметричных составл ющи напр жений трехфазной сети. Входные шины А, В, С через блок 1 сумми ровани напр жений, переключатель 2, ключи 3 4, 5 соединены с блоком 6 умножени . Одна из входных шин через умножитель частоты 7 подключена к первому входу блока 8 сдвига фазы импульсов. Выход умножител частоты чере преобразователь 9 кода в число импульсов , к управл ющим входам которого присоединен задатчик 10 номера гармон гки, подклю чен к заправл ющему входу блока умножени . Выход блока умножени через ключи И, 12 соединен с фильтрами 13, 14 низких частот. Выход фильтра 13 присоединен к второму входу блока сдвига фазы, а выход фильтра 14 к индикатору 15, а через делитель 16 напр жени - к третьему входу блока сдвига фазы, выход которого подключен к счетчику 17, который состоит из триггеров 18, 19, и к первым входам элементов И 20 и 21. Вторые входы элементов И 20 и 21 присоединены к триггеру 18, а их выходы - к установочным входам блока умножени . Выходы триггера 19 подключены к управл ющим входам ключей 11 и 12. Вь1ходы счетчика через дешифратор 22 соединены суправл ющими входами ключей-3, 4 и 5. Блок умножени содержит распределительное устройство 23, установочные входы которого подключены к элемешгам И 20 и 21, а управл ющий вход - к преобразователю кода в число импульсов, ключи 24, управл ющие входы которых соединены с выходами распределительного устройства, взвешивающие резисторы 25, которые подключены к входу операционного усилител 26, охваченного обратной св зью через резистор 27. Взвешивающие резисторы 25 через ключи 24 присоединены к выходам ключей 3, 4 и 5. Дешифратор 22 содержит элементы И 28-31, входы которых соединены с выходами счетчика 17, и элемент ИЛИ 32. При этом выходы элементов И 28 и 29 объединены через элемент ИЛИ 32 и Подключены к управл ющему входу ключа 3, а выходы элементов 30 и 31 - к управл ющим входам ключей 4 и 5. Один цикл работы устройства соответствует четырем периодам напр жени сети. Блок 1 суммировани напр жений содержит гомерительные трансформаторы, первичные обмотки которых подключены к входным щинам , а вторичные обмотки соединены таким образом, чтобы на выходах 33-36 блока 1 напр жени были соответственно равные Ui -5(UA ) i(UA- UR-iU,) ( Uc - Ug) (UB- Uc) где Уд, Ug, Ug - фазные напр жени трехфазной сети. Левое по схеме положение переключател 2 . соответствует режиму измерени напр жени нулевой последовательности UQ, при этом напр жение Uj подаетс на вход ключа 5, а входы ключей 4 и 3 подключаютс к общей пшне. Среднее по схеме положение перек.гпочател 2 соответствует режиму гамерени напр жени пр мой последовательности Ц, при этом на вход ключа 5 подаетс напр жение УЗ на вход 57 ключа 4 - нанр жение УЗ, на вход ключа 3 напр жение U. Правое по схеме положение переключател 2 соответствует режиму измерени напр жени обратной последовательности U, при этом на вход ключа 5 подаетс напр жение Uj, на вход ключа 4 - напр жение U4, на вход ключа 3 - напр жение УЗ. Номер гармоники исследуемой симметричной составл ющей напр жени устанавливаетс на задатчике 10. Распределительное устройство 23 имеет 2 устойчивых состо 11ИЙ, причем каждому состо нию S соответствует подключение определенного взвешивающего резистора. Естественной смене состо ний распределительного устройства 23 соответствует последовательное во времени подключение взвешивающих резисторов 25 ч рез ключи 24 к выходу одного из управл емы ключей 3, 4 и 5, необходимое дл умножени напр жени Us в точке 37 на входе коммутир ющих ключей 24 на синусоиду, период которой равен периоду напр жени сети. При этом опре дел етс синусна ортогональна составл юща первой гармоники Ue напр жени Us, т.е. состо нию S распределительного устройства 23 соответствует подключение резистора, сопротивлениекоторого равно /Ro/sin()/ к шине fUs, если О S 2 или к щине -Us если . 2(напр жение -Us получаетс инвертированием входного напр жени ключей 24). Очевидно, дл того, чтобы среднее значе ше выходного напр жени усилител 26 за пе риод было пропор11,ионально синусной Uy или косинусной и./, ортогональным составл ющим 7-ой гармоники напр жени U; в точке 37, k-а выборка этого напр жени должна y шoжатг )с на sin ( k7) или cosC-k-y), т.е. производитьс при состо нии S| распределитель ного устройства 23 соответственно S modj (kr);(2) Sj mod2m( kT).(3) Тогда средние значени напр жений за период лри определении Ur.. , Uc. соответственно равны .) rt /ч. Г| И V Ugl kjcos ( т RO bi где п 2 число выборок за период напр жени сети за период Т; At врем на которое замыкает с ключ 24; - сопротивление резистора 27; Us (- к - мгновенное значение напр жени Uj в момент k-ой выборки . Импутсы с выхода умножител частоты 7, период которых равен Т/п поступают на первый вход блока 8 сдвига фазы импульсов. Выходной импульс блока 8 совпадает с одним из выходов импульсов умножител частоты 7 и сдвинут по фазе относительно входного напр жени умножител частоты 7. В зависимости от соотношени напр жений на втором и третье.м входах блока 8, угол сдвига фазы выходного импульса блока 8 относительно входного напр жени умножител частоты 7 бу- . дет увеличиватьс , если иб -КдУ,(5) ИЛ1 уменьшатьс , если Us Кди,,(6) где U(, - напр жение на выходе фильтра и, - напр жение на выходе фильтра 14; коэффициент передачи делител 16 напр жени . Если вьшолн етс соотнощение I Ue Кд и,,(7) то фаза выходного импульса блока 8 не измен етс . Импульс с выхода блока 8 поступает на счетный вход счетчика 17 т элементы И 20, 21. Этот импульс пройдет на первом и третьем периодах цикла работы устройства через элемент И 20 и установит распределительное устройство 23 в начальное состо ние SQ О, а на втором и четвертом периодах - через элемент И 21 и установит распределительное устройство 23 в начальное состо ние So 2 . Импульсы с выхода умножител частоты 7 поступают на преобразователь 9 кода в число импульсов. На выходе преобразовател 9 после каждого входного импульса формируетс пачка импульсов, число импульсов в которой равно коду, установленному в задатчике 10 номера гармоники. Эта пачка импульсов поступает на управл ющий вход распределительного устройства 23. Начало периода Т отсчитьшаетс от выходного импульса блока 8. После k-ro от начала периода Т импульса умножител частоты 7 состо ние 8ц распределительного устройства 23 будет описыватьс формулой (2) на первом и третьем периодах цикла работы устройства или формулой (3) - на втором и четвертом периодах. Выходы триггеров 18 и 19 подключены через дешифратор 22 к управл ющим входам ключей 3, 4 и 5, а выходы триггера 19 еще и к ключам 11 и 12. В дешифраторе 22 элемента И 28 открываетс на первом периоде цикл;а работы устройства, элемент И 29 - на четвертом, элемент И 30 - на втором, элемент И 31 - на третьем. Выходы элементов И 28 и 29 объединены через элемент ИЛИ 32, поэтому ключ 3 открыт на первом и четвертом периодах цикла работы устрО1 ;тва, ключ 4 - на втором, ключ 5 - на третьем, ключ 11 на третьем и четвертом, ключ 12 - на первом и втором. На первом периоде цикла работы устройства определ етс синусна ортогональна , составл юща у-ой тармоннки напр жени на входе20 counter, consisting of two series-connected triggers, a frequency multiplier, a code converter in the number of pulses, a voltage divider, two low-pass filters, two AND elements and five controllable keys, the input buses through a voltage summing unit and a switch The inputs of the first, second and third keys, the control inputs of which are connected to the outputs of the decoder, and the outputs of the keys are combined and connected to the input of the multiplication unit to the two setup inputs of which are connected to the outputs of the elements AND, to the control input - the output of the code converter in the number of pulses, to the control input of which the harmonic number setpoint is connected, one and input via a frequency multiplier connected to the input of the code converter to the number of pulses, and to the first input of the shift unit, phase, the second input of which through the first low frequency filter and the fourth control key, and the third input through the voltage divider, the second low frequency filter and the fifth control key are connected to the output of the smart block, the output of the phase shift block is connected to the first inputs Elements And to the input of the first trigger of the counter, the outputs of the first trigger of the counter are connected to the odd inputs of the decoder and to the second inputs of the elements And, the outputs of the second trigger are connected to the even inputs of the decoder and to the control inputs of the fourth and fifth keys, and the output of the second low-pass filter connected to indicato RU-. In this case, the multiplication unit contains a switchgear, keys, weighing resistors and an operational amplifier with a feedback resistor, with the switchgear inputs connected to the setup and control inputs of the multiplication unit, and its outputs are connected to the input of the switching amplifier, output which is the output of the multiplication unit, and the decoder is made in the form of four AND elements and an OR element, with the outputs of two AND elements connected to the output of the decoder directly continuously, and the outputs of the other two elements through the OR element. The drawing shows a block diagram of a device for measuring the symmetrical components of a three-phase network voltage. The input buses A, B, C through the block 1 of the summation of voltages, the switch 2, the keys 3, 4, 5 are connected to the block 6 of the multiplication. One of the input bus through the frequency multiplier 7 is connected to the first input of the block 8 of the phase shift of the pulses. The output of the frequency multiplier through the converter 9 of the code into the number of pulses, to the control inputs of which the presetter 10 of the harmonic number is connected, is connected to the charging input of the multiplication unit. The output of the multiplier unit through the And keys, 12 is connected to the low-pass filters 13, 14. The output of the filter 13 is connected to the second input of the phase shift block, and the output of the filter 14 to the indicator 15, and through the voltage divider 16 to the third input of the phase shift block whose output is connected to the counter 17, which consists of flip-flops 18, 19, and the first inputs of the elements And 20 and 21. The second inputs of the elements And 20 and 21 are connected to the trigger 18, and their outputs to the installation inputs of the multiplication unit. The outputs of the trigger 19 are connected to the control inputs of the keys 11 and 12. The counter inputs through the decoder 22 are connected with the direction inputs of the keys-3, 4 and 5. The multiplication unit contains the distributor 23, the installation inputs of which are connected to the And 20 and 21 elements, and the control The input is connected to a code converter in the number of pulses, the keys 24, the control inputs of which are connected to the outputs of the switchgear, the weighing resistors 25, which are connected to the input of the operational amplifier 26, feedback-controlled via the resistor 27. Hanging resistors 25 through keys 24 are connected to outputs of keys 3, 4 and 5. Decoder 22 contains AND 28-31 elements, the inputs of which are connected to the outputs of counter 17, and OR 32 element. At the same time, outputs of AND 28 and 29 elements are combined through the OR element 32 and Connected to the control input of the key 3, and the outputs of the elements 30 and 31 - to the control inputs of the keys 4 and 5. One cycle of the device operation corresponds to four periods of mains voltage. Voltage summation unit 1 contains the measuring transformers, the primary windings of which are connected to the input voltages, and the secondary windings are connected so that at the outputs 33-36 of the voltage block 1 are respectively equal to Ui -5 (UA) i (UA-UR-iU ,) (Uc - Ug) (UB- Uc) where Ud, Ug, Ug - phase voltages of a three-phase network. The left position of the switch 2. corresponds to the voltage measurement mode of the zero sequence UQ, while the voltage Uj is applied to the input of the switch 5, and the inputs of the switches 4 and 3 are connected to the common pshn. The average position of the switchgear of the transponder 2 corresponds to the gambler mode of the voltage of the direct sequence C, while the voltage of the ultrasound is applied to the input of the key 5 to the input 57 of the key 4 - the voltage of the ultrasonic, to the input of the key 3 the voltage U. Right the switch 2 corresponds to the voltage measurement mode of the reverse sequence U, the voltage Uj is applied to the input of the key 5, the voltage U4 to the input of the key 4, and the ultrasonic voltage to the input of the key 3. The harmonic number of the symmetric voltage component under study is set at the setting device 10. The switchgear 23 has 2 stable states 11II, each state S corresponding to a specific weighting resistor. The natural change of state of the switchgear 23 corresponds to the time-dependent connection of the weighing resistors 25 hours by cutting the keys 24 to the output of one of the control keys 3, 4 and 5, which is necessary to multiply the voltage Us at point 37 at the input of the switching keys 24 by a sinusoid, the period of which is equal to the period of the network voltage. In this case, the sinus orthogonal component of the first harmonic Ue of the voltage Us is determined, i.e. The state S of the switchgear 23 corresponds to the connection of a resistor, the resistance of which is equal to / Ro / sin () / to the bus fUs, if О S 2 or to the bus -Us if. 2 (the voltage -Us is obtained by inverting the input voltage of the keys 24). Obviously, the average value of the output voltage of the amplifier 26 over the period should be proportional to 11, ionically sinus Uy or cosine, and / or orthogonal component of the 7th harmonic of voltage U; at point 37, the k-th sample of this voltage should be y (compress) with sin (k7) or cosC-k-y), i.e. produced at state S | switchgear 23, respectively, S modj (kr); (2) Sj mod2m (kT). (3) Then the average values of voltages for the period of determining Ur .., Uc. are respectively equal.) rt / h. R | And V Ugl kjcos (t RO bi where n 2 is the number of samples for the period of the mains voltage for the period T; At the time for which the key 24 closes; 24 - the resistance of the resistor 27; Us (- к - the instantaneous value of the voltage Uj at the moment k- Impulses from the output of frequency multiplier 7, the period of which is equal to T / n, are fed to the first input of the pulse phase shift block 8. The output pulse of block 8 coincides with one of the pulse outputs of frequency multiplier 7 and is phase shifted relative to the input voltage of frequency multiplier 7 Depending on the ratio of the voltages on the second and third meters of the input x block 8, the phase angle of the output pulse of the block 8 relative to the input voltage of the multiplier frequency 7 will increase if ib-dc, (5) IL1 decrease, if us cdi, (6) where U (, is the voltage at the output of the filter and, - the voltage at the output of the filter 14; the transfer coefficient of the voltage divider 16. If the ratio I Ue Cd and ,, is fulfilled, (7) then the phase of the output pulse of block 8 does not change. The pulse from the output of block 8 goes to the counting input of the counter 17 t items And 20, 21. This impulse will pass on the first and third periods of the device operation cycle through ale The ent And 20 will set the switchgear 23 to the initial state SQ О, and in the second and fourth periods through the element 21 and set the switchgear 23 to the initial state So 2. The pulses from the output of the multiplier frequency 7 are fed to the Converter 9 code in the number of pulses. At the output of the transducer 9, after each input pulse, a packet of pulses is formed, the number of pulses in which is equal to the code set in the setting unit 10 of the harmonic number. This batch of pulses goes to the control input of the switchgear 23. The beginning of the period T is measured from the output pulse of block 8. After the k-ro from the beginning of the period T of the frequency multiplier 7 pulse, the state 8c of the switchgear 23 will be described by the formula (2) cycle periods of operation of the device or formula (3) - in the second and fourth periods. The outputs of the flip-flops 18 and 19 are connected via the decoder 22 to the control inputs of the keys 3, 4 and 5, and the outputs of the trigger 19 also to the keys 11 and 12. In the decoder 22 of the element 28, the cycle opens in the first period; 29 - on the fourth, the element And 30 - on the second, the element And 31 - on the third. The outputs of the elements And 28 and 29 are combined through the element OR 32, so the key 3 is open on the first and fourth periods of the operation cycle of the device 1; TWA, the key 4 - on the second, the key 5 - on the third, the key 11 on the third and fourth, the key 12 - on first and second. In the first period of the cycle of operation of the device, the sinus orthogonal component is determined, which is the second harmonic voltage at the input

t osi4:r-s l i|f i «sl Wi jl cy J csl, t osi4: rs l i | f i “sl Wi jl cy J csl,

..(«.(-bifii4 i BjiH-rJf){c.,i.. (". (- bifii4 i BjiH-rJf) {c., I

..t.i nЬIгjfl(.(c,i«;.) где uL, (Jly, иду, Upy, Ucy- синусн Ugi, и.у , и , иду, и , косину ортогональные составл ющие 7-ой гармони соответственно напр жений нулевой, пр мо обратной последовательности и фазных нап ний трехфазной сети. Раздел выражени (8) на действительн и мнимые части, получим uLj.u.. (,cs . I 5..1 .. +)СЭ лк 2Чву2 су +f( ..-Hv) -f(;,.)-. . . Т()-. ,,« I,.и ..R 1 ,.й ) -U 6 ey/7..ti nIjjfl (. (c, i «;.) where uL, (Jly, I go, Upy, Uc – sine Ugi, i.u, and, I go, and, tangle orthogonal components of the 7th harmonic, respectively, of the stresses zero, direct reverse sequence and three-phase network phase nap. Section expressions (8) on the real and imaginary parts, we get uLj.u .. (, cs. I 5..1 .. +) EO lx 2Qu2 su + f ( ..- Hv) -f (;,.) -... T () -. ,, “I,. And ..R 1, .y) -U 6 ey / 7

Claims

(81 8 key 3, in the second period - the cosine component at the input of the key 4, in the third period - the sine component at the input of the key 5, in the fourth period - the cosine component at the input of the key 3. Accordingly, on the filter 14, the voltage is released proportional to the sum of the sine component at the input of the key 3 and the cosine component at the input of the key 4, and at the filter 13 - the sum of the sine component at the input of the key 5 and the cosine component at the input of the key 3. Complex values of the symmetrical component voltage of the 7th three phase harmonics children are equal Comparing the expressions in brackets to form x (9) with formulas (1), we see y flj, –2Y 4y. where U, y, Uzf, Usy, are sinus,,, ,, ,, Ujy, Ugv, cosine orthogonal The 7th harmonic voltage at the output of block 1. Thus, the filters 14 and 13 are the sine and cosine orthogonal components of the zero, direct and reverse sequence voltages. Since the phase shift block 8 responds to the ratio between the voltages Ue and, and in accordance with formulas (5), (6), (7), the phase of the output pulse of block 8 will change as long as condition (7) is not fulfilled. Considering that U7 Acosi /), DU Asini J, where A is the amplitude, (f is the initial phase relative to the beginning of the period T of the symmetric component of the 7th voltage harmonic, then at small values of ip, when the condition (7 ) FiftAv, Uj, A. (P) In this case, the input of the indicator 15 receives a voltage U7 equal to the amplitude of the 7th harmonic component of the zero harmonic of zero, direct or reverse sequence, depending on the position of the switch 2. The error in determining the amplitude A according to expression (11) is multiplicative and depends on the frequency multiplication factor n frequency multiplier 7. The error does not exceed 1% at 0.14 happy 8 °, and does not exceed 0.1% at if 0.04, 5 °. Accordingly, it is necessary to choose the frequency multiplication factor in the first case p 45, and in the second p 144 In most cases, such errors are quite acceptable. In the proposed device, as compared with the prototype, the accuracy is increased by a factor of 3-5 and the functionality has been expanded, since this device allows to measure all symmetrical components of both the fundamental frequency and the highest harmonics. three-phase network voltage. Claim 1. A device for measuring symmetrical components of three-phase network voltage, comprising a generator, a phase shift unit and an indicator, characterized in that, in order to increase accuracy and enhance functionality, a voltage summation unit, a multiplier switch are introduced into it , a decoder for eight inputs, a counter consisting of two successively connected triggers, a frequency multiplier, a code converter into the number of pulses, a voltage divider, two low-pass filters, two AND elements five controllable keys, the input buses through the voltage damping unit and the switch are connected to the inputs of the first, second and third keys whose control inputs are connected to the outputs of the decoder, and the outputs of the keys are combined, and to the input of the unit the installation inputs of which are connected to the outputs of the elements And, and to the control input - the output of the converter 10 in the number of pulses, to the control input of which is connected to the set of the harmonic number, one of the inputs is connected to the y through the frequency converter to the input of the code converter in the number of pulses and to the first input of the phase shift block, the second input of which is through the first low frequency filter and the fourth controlled key, and the third input through the voltage divider, the second low frequency filter and the fifth control key are connected to the output the multiplier unit, the output of the phase shift unit is connected to the first inputs of the elements AND, and to the input of the first trigger of the counter, the outputs of the first trigger of the counter are connected to the odd inputs of the disinfector and to the second input,) the ladies of the elements AND, the outputs of the second trigger are connected to the even inputs of the decoder and to the control inputs of the fourth and fifth keys, and the output of the second low-pass filter is connected to the indicator. 2. The device according to claim 1, wherein the multiplication unit contains a switchgear, keys, resistors and an operational amplifier with a feedback resistor, and the switchgear inputs are connected to the installation and control inputs of the multiplication unit, and its outputs through the keys and weighing resistors are connected to the input of the operational amplifier whose output is the output of the multiplication unit. 3. The device according to claim 1, that is, so that the decoder is made in the form of four elements AND and the OR element, and the outputs of the two elements AND are connected to the output of the decoder directly, and the outputs of the other two elements through element OR. Sources of information taken into account in the examination 1. USSR author's certificate number 473 26, cl. G 01 R 29/04, 29.06.73.

2. USSR author's certificate number 375592, cl. G 01 R 29/16, 15.05.70.