SU764097A1 - Substrate bias voltage generator for mis integrated circuits - Google Patents

Substrate bias voltage generator for mis integrated circuits Download PDF

Info

Publication number
SU764097A1
SU764097A1 SU782621297A SU2621297A SU764097A1 SU 764097 A1 SU764097 A1 SU 764097A1 SU 782621297 A SU782621297 A SU 782621297A SU 2621297 A SU2621297 A SU 2621297A SU 764097 A1 SU764097 A1 SU 764097A1
Authority
SU
USSR - Soviet Union
Prior art keywords
voltage
output
drain
transistor
divider
Prior art date
Application number
SU782621297A
Other languages
Russian (ru)
Inventor
Станислав Сергеевич Булгаков
Анатолий Иванович Стоянов
Станислав Алексеевич Еремин
Владимир Алексеевич Сухоруков
Василий Сергеевич Хорошунов
Original Assignee
Предприятие П/Я Р-6644
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6644 filed Critical Предприятие П/Я Р-6644
Priority to SU782621297A priority Critical patent/SU764097A1/en
Application granted granted Critical
Publication of SU764097A1 publication Critical patent/SU764097A1/en

Links

Landscapes

  • Measurement Of Current Or Voltage (AREA)
  • Manipulation Of Pulses (AREA)

Description

Изобретение относитс  к области вычислительной техники и предназначено дл  построени  МДП-устройств в интегральном исполнении. Известен генератор напр жени  смещени  подложки, состо щий из детектора порогового напр жени , кольцевого генератора и блока формировани  напр жени  смещени  подложки 1. Недостатками известного устройства  вл етс  низка  чувствительность детекторов порогового напр жени , что обусловливает значительное отклонение пороговых напр жений транзисторов МДП-ИС от номинальных значений, а также высока  статическа  мощность потреблени  детектора. Ближайшим по технической сущности к данному изобретению  вл етс  генератор напр жени  смещени  подложки в МДПустройствах , состо щий из детектора порогового напр жени , кольцевого генератора, формировател  и блока формировани  напр жени  смещени  подложки; делитель напр жени  детектора порогового напр жени  выполнен на двух МДП-транзисторах, затворы которых и сток первого из них подключены к щине питани ; исток второго из транзисторов делител  подсоединен с шине нулевого потенциала, исток первого транзистора и сток второго транзистора соединены с выходом делител  напр жени ; инвертор детектора порогового напр жени  выполнен на переключающем и нагрузочном МДП-транзисторах; выход делител  напр жени  соединен с затвором переключающего транзистора; исток переключающего транзистора подключен к щине нулевого потенциала , сток нагрузочного транзистора подключен к щине питани , сток переключающего и исток нагрузочного транзисторов св заны с первым входом формировател  напр жени , к второму входу которого подсоединен выход кольцевого генератора, выход формировател  напр жени  соединен со входом блока формировани  напр жени  смещени  подложки, выход которого непосредственно св зан с подложкой интегральной схемы 2. Недостатками прототипа  вл ютс  зна- , Нительное отклонение порогового напр жени  транзисторов интегральной схемы вследствие низкой чувствительности детектора И больша  статическа  моишость потреблени  детектора. Действительно, выходной элемент детектора состоит нз инвертора, чувствительность которого определ етс  крутизной передаточной характеристики и при выборе крутизны транзисторов, достаточно приемлемой с топологической точки зрени , не обеспечиваетс  высока  чувствительность выходного ивертора. Кроме того, делитель напр жени  и выходной инвертор построены по статическому принципу, что вызывает значительное потребление мощности. Целью изобретени   вл етс  повышение чувствительности и уменьшение статической мощности потреблени  устройства. Цель достигаетс  тем, что в генератор напр жени  смещени  подложки в МДП-интегральных схемах, который содержит детектор порогового напр жени , образованный делителем напр жени  и инвертором, выполненным на переключающем и нагрузочном МДП-транзисторах, причем выход делител  напр жени  соединен с затвором переключающего транзистора, исток которого подключен к шине нулевого потенциала, сток нагрузочного транзистора - к шине питани , сток переключающего и исток нагрузочного транзисторов объединены, ко второму входу формировател  напр жени  подсоединен выход кольцевого генератора, а выход формировател  напр жени -соедиг нен со входом блока формировани  напр жени  смещени  подложки, между выходом детектора порогового напр жени  и первым входом формировател  напр жени  включен дифференциальный усилитель, второй вход которого подсоединен к выходу делител  напр жени  детектора порогового напр жени . Делитель напр жени  в первом варианте изобретени  выполнен на двух МДП-транзисторах , затворы которых и сток первого из них подключены к затвору и стоку нагрузочного транзистора, исток второго транзистора делител  подсоединен к шине нуле вого потенциала, а исток первого и сток второго транзисторов соединены с выходом делител  напр жени . Во втором варианте выполнени  устройства делитель напр жени  выполнен на двух конденсаторах, объединенные выводы которых подключены к выходу делител  напр жени ; вторые выводы первого конденсатора подсоединены к затвору нагрузочного транзистора инвертора и к выходу кольцевого генератора, а второго конденсатора - к шине нулевого потенциала. На фиг. I представлен генератор напр жени , в котором делитель напр жени  детектора порогового напр жени  выполнен на двух МДП-транзисторах; на фиг. 2 - то же, делитель напр жени  выполнен на двух конденсаторах. Генератор напр жени  состоит из детектора порогового напр жени  1, диффер )енциального усилител  2, кольцевого генератора 3, формировател  напр жени  4 и блока 5 формировани  напр жени  смещени  подложки. В первом варианте выполнени  устройства делитель напр жени  образован МДП-транзисторами 6 и 7, затворы которых, а также сток транзистора 7 подключены к шине питани  8, к которой также подсоединены затвор и сток нагрузочного МДП-транзистора 9 выходного инвертора. Исток транзистора 9 объединен со стоком переключающего МДП-транзистора 10 и подсоединен к первому выходу детектора порогового напр жени  1, который соединен с первым входом дифференциального усилител  2. Истоки транзисторов 6 и 10 подсоединены к шине нулевого потенциала 11. Сток транзистора 6 объединен с истоком транзистора 7, с затвором транзистора 10 и со вторым входом дифференциального усилител  2. Выход дифференциал1 ного усилител  2 подключен к первому входу формировател  напр жени  4, ко второму входу которого подсоединен выход кольцевого генератора 3. Выход формировател  напр жени  4 соединен со входом блока 5, выход 12 которого непосредственно св зан с подложкой интегральной шины. В устройстве по второму варианту делитель напр жени  образован конденсаторами 13 и 14, средние выводы которых соединены с затвором транзистора 10 и со вторым входам дифференциального усилител  2: Второй вывод конденсатора 12 соединен с истоком транзистора 10 и с шиной нулевого потенциала 11. Второй ,вывод конденсатора 13 подключен к затвору транзистора 9 и к выходу кольцевого генератора 3. В остальном конструкци  генератора по этому варианту та же, что и по первому варианту. Предлагаемый генератор напр жени  работает следующим образом. Делитель напр жени  формирует на затворе переключающего транзистора 10 выходного инвертора некоторый опорный уровень напр жени , который в общем случае не св зан с номинальным пороговым напр жением. При этом соотношение крутизны транзисторов 9 и 10 выходного инвертора выбираетс  таким, что на выходе инвертора (стока транзистора 10) формируетс  уровень напр жени , близкий к напр жению на затворе транзистора 10. Если значение порогового напр жени  выше или ниже номинального, то на входах дифференциального усилител  2 формируетс  разность напр жений, фиксируема  усилителем. При этом на выходе усилител  устанавливаетс  уровень напр жени  в соответствии со знаком приращени  напр жени  на выходе детектор 1 (выходное напр жение делител  напр жени  не зависит от значени  порогового напр жени  транзисторов 6 и 7).The invention relates to the field of computer technology and is intended for the construction of MIS-devices in integral design. A substrate bias voltage generator is known, consisting of a threshold voltage detector, an annular generator and a substrate bias voltage shaping unit 1. A disadvantage of the known device is the low sensitivity of the threshold voltage detectors, which causes a significant deviation of the threshold voltage of the TIR-MI transistors from nominal values, as well as a high static power consumption of the detector. The closest in essence to this invention is a substrate bias voltage generator in MDTU devices, consisting of a threshold voltage detector, a ring oscillator, a former, and a substrate bias voltage shaping unit; the voltage divider of the threshold voltage detector is made on two MOS transistors, the gates of which and the drain of the first of them are connected to the power bar; the source of the second transistor of the divider is connected to the zero potential bus, the source of the first transistor and the drain of the second transistor are connected to the output of the voltage divider; the threshold voltage detector inverter is made on switching and load MOS transistors; the output of the voltage divider is connected to the gate of the switching transistor; the source of the switching transistor is connected to the zero-potential bus, the drain of the load transistor is connected to the power bus, the drain of the switching and the source of the load transistors are connected to the first input of the voltage driver, the output of the ring generator is connected to the second input of the voltage generator connected to the input of the forming unit the bias voltage of the substrate, the output of which is directly connected with the substrate of the integrated circuit 2. The disadvantages of the prototype are significant; traction voltage transistors of the integrated circuit due to the low sensitivity detector and large static moishost consumption detector. Indeed, the output element of the detector consists of an inverter, the sensitivity of which is determined by the steepness of the transfer characteristic, and when choosing a slope of transistors that is sufficiently acceptable from a topological point of view, the sensitivity of the output ivertor is not high. In addition, the voltage divider and output inverter are built according to a static principle, which causes significant power consumption. The aim of the invention is to increase the sensitivity and reduce the static power consumption of the device. The goal is achieved by the fact that the bias voltage generator in the MIS integrated circuits contains a threshold voltage detector formed by a voltage divider and an inverter made on switching and load MOS transistors, the output of the voltage divider connected to the gate of the switching transistor , the source of which is connected to the zero potential bus, the load transistor drain is connected to the power bus, the switch drain and the load transistor source are combined, to the second input of the driver The output of the ring oscillator is connected, and the output of the voltage driver is connected to the input unit of the substrate bias voltage, between the output of the threshold voltage detector and the first input of the voltage generator, the differential amplifier is switched on, the second input of which is connected to the output of the voltage divider of the threshold detector tension The voltage divider in the first embodiment of the invention is made on two MOS transistors, the gates of which and the drain of the first one are connected to the gate and drain of the load transistor, the source of the second transistor of the divider is connected to the potential zero bus, and the source of the first and drain of the second transistor is connected to the output divider voltage. In the second embodiment of the device, a voltage divider is provided on two capacitors, the combined terminals of which are connected to the output of a voltage divider; the second terminals of the first capacitor are connected to the gate of the inverter load transistor and to the output of the ring generator, and the second capacitor is connected to the zero potential bus. FIG. I represents a voltage generator in which the voltage divider of the threshold voltage detector is made of two MOS transistors; in fig. 2 - the same, the voltage divider is made on two capacitors. The voltage generator consists of a threshold voltage detector 1, a differential amplifier 2, a ring generator 3, a voltage driver 4, and a substrate bias voltage shaping unit 5. In the first embodiment of the device, the voltage divider is formed by MOS transistors 6 and 7, the gates of which, as well as the drain of transistor 7, are connected to the power supply bus 8, to which the gate and drain of the load MOS transistor 9 of the output inverter are also connected. The source of the transistor 9 is connected to the drain of the switching MOS transistor 10 and connected to the first output of the threshold voltage detector 1, which is connected to the first input of the differential amplifier 2. The sources of the transistors 6 and 10 are connected to the zero potential bus 11. The drain of the transistor 6 is combined with the source of the transistor 7, with the gate of the transistor 10 and with the second input of the differential amplifier 2. The output of the differential amplifier 2 is connected to the first input of the voltage driver 4, to the second input of which the output of the rings is connected 3. The output of the generator voltage shaper 4 is connected with the input unit 5, the output 12 of which is directly bonded to the substrate of the integral tire. In the device according to the second variant, the voltage divider is formed by capacitors 13 and 14, the middle terminals of which are connected to the gate of the transistor 10 and to the second inputs of the differential amplifier 2: The second terminal of the capacitor 12 is connected to the source of the transistor 10 and the potential-free bus 11. 13 is connected to the gate of the transistor 9 and to the output of the ring oscillator 3. Otherwise, the construction of the generator in this embodiment is the same as in the first embodiment. The proposed voltage generator works as follows. At the gate of the switching transistor 10 of the output inverter, a voltage divider forms some reference voltage level, which in general is not related to the nominal threshold voltage. The ratio of the steepness of the transistors 9 and 10 of the output inverter is chosen such that at the output of the inverter (drain of the transistor 10) a voltage level is formed that is close to the voltage at the gate of the transistor 10. If the threshold voltage is higher or lower than the nominal, then the inputs of the differential amplifier 2, the voltage difference is fixed by the amplifier. At the same time, the output voltage of the amplifier is set in accordance with the voltage increment sign at the output of detector 1 (the output voltage of the voltage divider does not depend on the threshold voltage of transistors 6 and 7).

Выходной сигнал усилител  2 разрешает или запрещает прохождение сигналов кольцевого генератора 3 через формирователь напр жени  4 на вход блока 5 формировани  напр жени  смещени  .подложки.The output signal of amplifier 2 allows or prohibits the passage of the signals of the ring oscillator 3 through the voltage driver 4 to the input of the bias voltage shaping unit 5 of the substrate.

Так как чувствительность известных интегральных МДП-дифференциальных усилителей лежит в пределах 200-300 мВ, то и отклонение порогового напр жени  транзисторов интегральной схемы, контролируемых детектором, будет лежать в этих же пределах.Since the sensitivity of the known integrated MIS-differential amplifiers lies within 200-300 mV, the deviation of the threshold voltage of the transistors of the integrated circuit, controlled by the detector, will lie within the same limits.

Кроме того, на выходные уровни делител  напр жени  и выходного инвертора не накладываетс  никаких ограничений,, кроме требовани  их равенства, поэтому, он может быть спроектирован с минимальной статической потребл емой мощностью.In addition, there are no restrictions on the output levels of the voltage divider and the output inverter, apart from the requirement of their equality, therefore, it can be designed with a minimum static power consumption.

Поскольку формирование выходных сигналов делител  и инвертора по второму варианту происходит при подаче импульса с генератора, то статическа  потребл ема  мощность предлагаемого устройства существенно снижаетс .Since the formation of the output signals of the divider and inverter according to the second variant occurs when a pulse is applied from the generator, the static power consumption of the proposed device is significantly reduced.

Claims (3)

1. Генератор напр жени  смещени  подложки в МДП-интегральных схемах, содержащий детектор порогового напр жени , образованный делителем напр жени  и инвертором , выполненным на переключающем и нагрузочном МДП-транзисторах, причем выход делител  напр жени  соединен с затвором переключающего транзистора, исток которого подключен к шине нулевого потенциала , сток нагрузочного транзистора - к шине питани , сток переключающего и исток нагрузочного транзисторов объединены , ко второму входу формировател  напр жени  подсоединен выход кольцевого генератора , а выход формировател  напр жени  соединен со входом блока формировани  напр жени  смещени  подложки, отличаюJ щийс  тем, что, с целью повышени  чувствительности и снижени  статической мощности потреблени , между выходом детектора порогового напр жени  и первым входом формировател  . напр жени  включен дифференциальный усилитель, второй вход1. The bias voltage generator of the substrate in MOS integrated circuits containing a threshold voltage detector formed by a voltage divider and an inverter made on the switching and load MOS transistors, the output of the voltage divider connected to the gate of the switching transistor, the source of which is connected to the zero potential bus, the load transistor drain is connected to the power bus, the switch drain and the source of the load transistors are combined, the output ring is connected to the second input of the voltage driver evogo generator, and the output of the voltage connected to the input unit generating substrate voltage bias otlichayuJ schiys in that, in order to increase sensitivity and reduce static power consumption, between the detector output of the threshold voltage and the first input of. voltage is switched on the differential amplifier, the second input 0 которого подсоединён к выходу делител  напр жени  детектора порогового напр жени .0 which is connected to the output of the voltage divider of the threshold voltage detector. 2.Генератор по п. 1, отличающийс  тем, что делитель напр жени  детектора поро-.. гового напр жени  выполнен на двух 2. The generator according to claim 1, characterized in that the voltage divider of the threshold voltage detector is made on two 5 МДП-транзисторах, затворы которых и сток .первого из них подключены к затвору и стоку нагрузочного транзистора, исток второго транзистора делител  подсоединен к щине нулевого потенциала, а исток первого и сток5 MIS transistors, the gates of which and the drain. The first of them is connected to the gate and drain of the load transistor, the source of the second transistor of the divider is connected to the zero potential terminal, and the source of the first and drain 0 второго транзисторов соединены с выходом делител  напр жени ..0 of the second transistors are connected to the output of the voltage divider .. 3.Генератор по п. 1, отличающийс  тем, что делитель напр жени  детектора порогового напр жени  выполнен на двух конденсаторах , объединенные выводы которых 3. Generator according to claim 1, characterized in that the voltage divider of the threshold voltage detector is made on two capacitors, the combined outputs of which 5 подключены к выходу делител  напр жени , вторые выводы первого конденсатора подсоединены к затвору нагрузочного транзистора инвертора и к выходу кольцевого генератора , а второго конденсатора - к шине5 are connected to the output of the voltage divider, the second terminals of the first capacitor are connected to the gate of the inverter load transistor and to the output of the ring generator, and the second capacitor to the bus Q нулевого потенциала.Q zero potential. Источники информации, прин тые во внимание при экспертизе I. 1976/IEEE International Solid-State Cirluits Conference (ISSCC-76), Digest of Technical Papers. j 2. Электроника, № 4, 1976, с. 47.Sources of information taken into account in the examination I. 1976 / IEEE International Solid-State Cirluits Conference (ISSCC-76), Digest of Technical Papers. j 2. Electronics, No. 4, 1976, p. 47 0ue.Z0ue.Z
SU782621297A 1978-05-24 1978-05-24 Substrate bias voltage generator for mis integrated circuits SU764097A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782621297A SU764097A1 (en) 1978-05-24 1978-05-24 Substrate bias voltage generator for mis integrated circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782621297A SU764097A1 (en) 1978-05-24 1978-05-24 Substrate bias voltage generator for mis integrated circuits

Publications (1)

Publication Number Publication Date
SU764097A1 true SU764097A1 (en) 1980-09-15

Family

ID=20767025

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782621297A SU764097A1 (en) 1978-05-24 1978-05-24 Substrate bias voltage generator for mis integrated circuits

Country Status (1)

Country Link
SU (1) SU764097A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5382837A (en) * 1991-06-27 1995-01-17 Consorzio Per La Ricerca Sulla Microelecttronica Nel Mezzogiorno Switching circuit for semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5382837A (en) * 1991-06-27 1995-01-17 Consorzio Per La Ricerca Sulla Microelecttronica Nel Mezzogiorno Switching circuit for semiconductor device

Similar Documents

Publication Publication Date Title
US4100502A (en) Class B FET amplifier circuit
US4075509A (en) Cmos comparator circuit and method of manufacture
KR890702335A (en) CMOS buffer receiver
US4695748A (en) Comparing device
KR840006112A (en) Level conversion input circuit
JPS61232708A (en) Balance type differential amplifier
US4634890A (en) Clamping circuit finding particular application between a single sided output of a computer memory and a differential amplifier sensing circuit
US4346310A (en) Voltage booster circuit
JPH0225285B2 (en)
JPS62114325A (en) Gate circuit
US3602732A (en) Exclusive and/or circuit device
US5146112A (en) Semiconductor integrated circuit with analogue signal processing circuit and digital signal processing circuit formed on single semiconductor substrate
KR0130744B1 (en) Input circuit for integrated semiconductor device
SU764097A1 (en) Substrate bias voltage generator for mis integrated circuits
JPH0258806B2 (en)
US4404477A (en) Detection circuit and structure therefor
JPS6253512A (en) Pulse output device
JPS5570128A (en) Oscillator circuit
JPH0834391B2 (en) Operational amplifier circuit
GB1250818A (en)
SU853623A1 (en) Controlled current generator
JPS62222314A (en) Constant current circuit for temperature sensor
KR100256817B1 (en) Dynamic buffer circuit of semiconductor memory device
US20040145389A1 (en) High speed current mode NOR logic circuit
SU1552366A1 (en) Cmos-transistor-base integral comparator