Claims (2)
Изобретение относитс к информационно-преобразовательной технике и может быть использо вано по пр мому назначению в фазометрах, частотометрах , синтезаторах частот, анализаторах спектра и т.д. диапазона низких и инфранизких частот. Известен умножитель частоты, содержащий сумматор, вычитатель, триггер, счетчик, первый блок элементов ИЛИ и ключ 1. Однако известный умножитель частоты имеет недостаточно высокую точность коэффициента умножени . Цель изобретени - повышение точности коэффициента умножени . Дл этого в умножитель частоты, содержащий сумматор, вычитатель, триггер, счетчик, первый блок элементов ИЛИ и ключ, введены компаратор , один вход которого подключен к выходу ключа, а также фазовращатель и фазоинвертор , входы которых объединены с первыми вхо дами сумматора и вычитател и вл ютс входом умножител частоты, вторые входы сумматора и вычитател объединены и подключены к выходу фазовращател , а к выходам счетчика подключены последовательно соединенные дополнительно введенные дешифратор, второй блок элементов ИЛИ и коммутатор, при этом вход умножител частоты, выходы сумматора, вычитател , фазовращател и фазоинвертора подключены к соответствующим сигнальным входам коммутатора, первый и второй выходы которого подключены к сигнальным входам ключа , управл ющие входы которого подключены к соответствующим выходам первого блока элементов 1ЛШЛ, выходы дешифратора подключены также к соответствующим входам первого блока элементов ИЛИ, первый и второй управл ющие входы коммутатора объединены с соответствующими управл ющими входами первого блока элементов ИЛИ, а третий выход коммутатора подключен к другому входу компаратора . Выход которого подключен к счетным входам счетчика и триггера, установочные входы которых объединеиы, при этом выход триггера вл етс выходом умножител частоты. На фиг. представлена структурна электрическа схема предложенного умножител частоты; на фиг. 2 - эпюры напр жений, по сн ющие его работу. Умножитель частоты содержит сумматор 1, вычитатель 2, фазовращатель 3, фазоинвертор 4, коммутатор 5, блок 6. элементов ИЛИ, дешифратор 7, счетчик 8, компаратор 9, триггер 10, блок 11 элементов ИЛИ, ключ 12, кнопку 13 Установка состо ни . Коммутатор 5 состоит из автоматических переключателей 14, 15 и 16. Блок 6 состоит из элементов 11ЛИ 17-20, Блок II состоит из элементов ИЛИ 21 и 22; 23 и 24 - соответственно вход и выход умножител частоты. Умножитель частоты работает следуюидам образом . На один из входов сумматора. 1, вычитател 2,.а также на входы фазовращател 3 и фазоинвертора 4 с коэффициентами передачи, равные единице, поступает гармоническое колебание Uo(t) (см. фиг. 2, а). С помощью фазовращател 3 в гармоническое колебание DO (t) вноситс дополнительный 60-градусный фазовый сдвиг (напр жение и (t) на фиг. 2,а). Исходное гармоническое колебаниеUQ (t) и сдвинутое но фазе гармоническое-колебание U (t) поступают на входы сумма , гора 1 и на входы вычитател 2. В результате на выходах сумматора 1 и вь читател 2 форми руютс соответственно суммарное Vj(i.) и разностное ид(1) гармонические колебани (см, фиг. 2 а). На выходе фазоинвертора 4 форми руетс инвертированное по фазе на 180 гармо ническое колебание U|(t). На сигнальные входы первого 14, второго 15 и третьего 16 автоматических переключателей поступают соответственно гармонические колебани Uj- (t) и Uo(t), U(t) и Uд(t), ид(|) и U,(t). Исходное положение автоматических переклю чателей 14, 15 и 16 и ключа 12 (см. фиг. 1) обеспечива етс установкой кольцевого счетчика 8 с помощью кнопки 13 в состо ние, при котором на всех, кроме первого, выходах сигнал отсутствует. Триггер 10 при этом устанавливаетс в состо ние нуль на его пр мом выходе. Дешифратор 7построен таким образом , что на его первом выходе сигнал, равный 1, по вл етс в моменты времени поступлени на счетчик 8 J-ro, 7-го, 13-го и т.д., (1 + 6п)-го| импульсов. На втором выходе дешифратора 7 сигнал, равный 1, по вл етс при поступлении на счетчик 8 2-го, 8-го, 14-го и т.д.(2 + 6п)-го импульсов. На третьем, четверто п том и шестом выходах дешифратора 7 сигнал, равный 1, по вл етс при поступлении на счетчик 8 соответственно (Л i 6п)-го, (4 6п.)-го, (5 + 6п)-го и (6 V 6nVro импульсов (где п - принимает значени О, 1, 2. 3, ... п св зано с чис лом нолупериодов N.|. умножаемого гго частоте колебани UQ (t) выраже 1ием п N.. 1). Эпюры напр жений, приведенные на фиг. 2, б - -ж, отражают наличие (отмечено 1) и отсутствие (отмечено О) импульсов (управл ющих работой автоматических переключателей 14, 15 и 16 и ключа 12) соответственно на 1,2, 3, 4, 5 и 6-ом выходах дешифратора 7в определенные моменты времени. При указанном на фиг. 1 положении автоматических нереключателей 14 и 15 и ключа 12 на первый и второй входы компаратора 9 поступают соответственно гармонические колебани и (t) и U(t) (фиг. 2, з). В моменты равенства мгнове.нных значений амплитуд сравниваемых колебаний U (t) и Uj;(t) (см. фиг. 2, а - моменты времени t; и 17, соответствующие точкам 1 и 7) на выходе компаратора 9 формируютс короткие импульсы (см. фиг. 2,о), которые перевод т в единичное состо ние триггер 10 (см. фиг. 2, х), а в кольдевой счетчик 8добавл етс второй (в общем случае (2+6п)-ый) импульс. В результате на 2-ом выходе .дешифратора 7 устанавливаетс , а на 1, 3, 4, 5 и 6-ом выходах О (см. фиг. 2, б - ж). Пр моугольный импульс со второго выхода дешифратора 7 (см. фиг. 2, в) поступает через элементы ИЛИ 18, 20 и 22 соответственно на управл ющие входы автоматических переключателей 15 и 16 и ключа J2. При этом автоматические переключатели 15 и 16 удерживаютс в положении, указанном на фиг. 1, а ключ. 12 переводитс в положение, противоположное указанному на фиг. 1. В результате па. первый и второй входы компаратора 9 поступают соответственно гармонические колебани U(t) и U, (t) (см. фиг 2, и). В моменты равенства их М1повеннь х значений (фиг. 2а - моменты времени t2 и tg, соответствующие точкам 2 и 8) на выходе компаратора 9 формируютс короткие импульсы (см. фиг. 2,п), которые перевод т триггер 10 в нулевое состо ние (см. фиг. 2, х), а в кольцевой счетчик 8 добавл етс третий (в общем случае (3 + 6п)-ый)импульс. В результате на третьем выходе дешифратора 7 устанавливаетс 1, а на I, 2, 4, 5 и 6-ом выходах - О (см. фиг. 2, б - ж). Пр моугольный импульс с третьего выхода дешифратора 7 (см. фиг. 2, г) поступает через элементы ИЛИ 17, 19 и 21 соответственно на управл ющие входы автоматотеских переключателей 14 и 15, и ключа 12. При этом автоматический переключатель 14 и ключ 12 устанавливаютс в положение, указанное на фиг. 1, а автоматический переключатель 15 переводитс в положение, противоположное у сазанному на фиг. 1. В результате на первый и второй входы компаратора 9. пос7упают соответсгвенно гармонические колебани ид(1) и Uj..(t) (см. фиг. 2, к). В моменты равенства их мгно венных значений (фиг. 2 а - моменты времен ta и t9, соответствующие точкам 3 и 9) на выходе компаратора 9 формируютс короткие импульсы (см. фиг. 2, р), которые перевод т триггер 10 в единичное « осто ние (см. фиг. 2, а в кольцевой счетчик 8 добавл етс четверты ( в общем случае (4-i-6п)-ый) импульс. В результате на четвертом выходе дешифратора 7 устанавливаетс 1, а на 1, 2, 3, 5 и 6-ом выходах - О (см. фиг. 2, б - ж). Пр моугольный импульс с четвертого выхода дешифратора 7 (фиг. 2, д) поступает непосредственно на управл ющий вход автоматического переключател 16 и через элементы ИЛИ 18 и 22 соответственно на управл ющие вход автоматического переключател 15 и ключа 12. При этом автомати1еский переключатель 15 переводитс в положение, указанное на фиг. 1, а автоматический переключатель 16 и ключ 12 перевод тс в положение, противоположное указанному на фиг. I. В результате на первый и второй входы компаратора 9 поступают соот ветственно гармонические колебани U (t) и ид(1) (см. фиг. 2, л). В моменты равенства мгновенных значений амплитуд гармонических колебаний U (t) и ид(г) (фиг. 2, а - момент времени t4 и tjo, соответствуюише точкам 4 и 10) на выходе компаратора 9 формируютс короткие импульсы (см. фиг. 2, с), которые перевод т триггер 10 в нулевое состо щие (см. фиг. 2, х), а в кольцевой счетчик 8 добавл етс п тый (в обшем случае (5 + 6п)-ый импульс. В результате на п том выходе дешиф ратора 7 устанавливаетс 1, а на 1, 2, 3, 4 и 6-ом выходах (см. фиг. 2, б - ж). Пр моугольный импульс с п того выхода дешифратора 7 (см. фиг. 2, е) поступает непосредственно на управл ющий вход автомйтического переключател 14 и через элементы Или 18 и 21 соответственно на управл ющие входы автоматического переключател i 15 и ключа 12. При этом автоматический переключатель 14 устанавливаетс в положение, противоположное указанному на фиг. 1, а автоматический переключатель 15 и ключ 12 устанавливаютс в положение, указанное на фиг. 1. В результате на первый и второй входы компаратора 9 поступают соответственно гармонические колебани U (t) и UQ (t) (см. фиг.2, м В моменты равенства мгновенных значений амплитуд гармонических колебаний U (t) и Uo (t) (фиг. 2, а). момент времени ts, соответствующий точке 5) на выходе компаратора 9 формируютс короткие импульсы (см. фиг. 2, т которые перевод т триггер Ю в единичное состо ние (см. фиг. 2, х), а в кольцевой счетчик 8 добавл етс шестой (в общем случае ( 6 т ns-bmимпульс. В результате на шестом выходе дешифратора 7 устанавливаетс 1, а на 1, 2, 3, 4 и 5-ом выходах - О (см. фиг. 2, б - ж). Пр моугольный импульс с шестого выхода дешифратора 7 (см. фиг. 2, ж) поступает через элементы ИЛИ 19, 20 и 22 соответственно на управл ющие входы автоматшгеских переключателей 15 и 16 и ключа 12. При этом автоматический переключатель 15 и ключ 12 устанавливаютс в положение, противоположное указанному на фиг. 1, а автоматический переключатель 16 устанавливаетс в положение, указагшое на фиг. 1. В результате на первый и второй входы компаратора 9 поступают соответственно гармонические колебани Uд(t) и Uj (t) (см. ,фиг . 2, н). В моменты равенства их мгновенных значений (фиг. 2, а , например, момент времени t, соответствующий точке 6) на выходе компаратора 9 формируютс короткие импульсы (ciyf. фиг. 2, у), которые переводлт триггер 10 в единичное состо ние (см. фнг. 2, х). а в кольцевой счетчик 8 добав; етс седьмой (в общем случае (1 + 6п)-ый),где п 1) импульс . В результате на первом выходе дешиф-ратора 7 устанавливаетс 1, а на 2, 3, 4, 5 и 6-ом выходах - О. Дальше процесс формировани пр моугольного напр жени (см. фиг. 2, х) умноженной в шесть раз частоты аналогично повтор етс . Как видно из фиг. 2, ф, короткие импульсы, формируемые компаратором 9, следуют с посто нны .м периодом, равным Т/ The invention relates to information conversion technology and can be used for its intended purpose in phase meters, frequency meters, frequency synthesizers, spectrum analyzers, etc. range of low and infralow frequencies. A frequency multiplier is known, which contains an adder, a subtractor, a trigger, a counter, the first block of OR elements, and a key 1. However, a known frequency multiplier does not have a sufficiently high precision of the multiplication factor. The purpose of the invention is to improve the accuracy of the multiplication factor. To do this, a comparator is entered into the frequency multiplier containing the adder, subtractor, trigger, counter, first block of elements OR, and one input is connected to the output of the key, as well as the phase shifter and phase inverter whose inputs are combined with the first inputs of the adder and subtractor and are the inputs of the frequency multiplier, the second inputs of the adder and subtractor are combined and connected to the output of the phase shifter, and the additionally inputted decoder, the second block of the OR and comm elements At the same time, the input of the frequency multiplier, the outputs of the adder, subtractor, phase shifter and phase inverter are connected to the corresponding signal inputs of the switch, the first and second outputs of which are connected to the signal inputs of the key, the control inputs of which are connected to the corresponding outputs of the first block of elements 1 SLShL, the decoder outputs are connected also to the corresponding inputs of the first block of elements OR, the first and second control inputs of the switch are combined with the corresponding control inputs of the first block OR, and the third output of the switch is connected to another input of the comparator. The output of which is connected to the counting inputs of the counter and the trigger, the setup inputs of which are combined, and the output of the trigger is the output of the frequency multiplier. FIG. a structural electrical circuit of the proposed frequency multiplier is presented; in fig. 2 - stress diagrams for his work. The frequency multiplier contains an adder 1, a subtractor 2, a phase shifter 3, a phase inverter 4, a switch 5, a block 6. elements OR, a decoder 7, a counter 8, a comparator 9, a trigger 10, a block 11 elements OR, a key 12, a button 13 Set state. Switch 5 consists of automatic switches 14, 15 and 16. Block 6 consists of elements 11LI 17-20, Block II consists of elements OR 21 and 22; 23 and 24, respectively, the input and output of the frequency multiplier. The frequency multiplier works as follows. At one of the inputs of the adder. 1, subtractor 2, .a also harmonic oscillation Uo (t) enters the inputs of the phase shifter 3 and the phase inverter 4 with transmission coefficients equal to one (see Fig. 2, a). With the help of phase shifter 3, an additional 60 degree phase shift is introduced into the harmonic oscillation DO (t) (voltage and (t) in Fig. 2, a). The initial harmonic oscillation UQ (t) and the harmonic-oscillation U (t) shifted in phase arrive at the inputs sum, mountain 1 and the inputs of subtractor 2. As a result, the outputs V and 1 of reader 2 form the total Vj (i.) And difference id (1) harmonic oscillations (see, fig. 2 a). At the output of the phase inverter 4, a harmonic oscillation U | (t) is inverted in phase by 180. The signal inputs of the first 14, second 15, and third 16 automatic switches receive the harmonic oscillations Uj- (t) and Uo (t), U (t) and Ud (t), id (|) and U, (t), respectively. The initial position of the automatic switches 14, 15 and 16 and the key 12 (see Fig. 1) is provided by setting the ring counter 8 by means of the button 13 to a state where there is no signal on all but the first outputs. The trigger 10 is then set to zero at its direct output. The decoder 7 is built in such a way that at its first output a signal equal to 1 appears at times of arrival at the J-ro counter 8, 7th, 13th, etc., (1 + 6n) -th | pulses. At the second output of the decoder 7, a signal equal to 1 appears when the 8, 2nd, 8th, 14th, and so on (2 + 6n) -th pulses arrive at the counter. On the third, fourth, fifth and sixth outputs of the decoder 7, a signal equal to 1 appears when it enters the counter 8, respectively (L i 6p) -th, (4 6p.) -Th, (5 + 6p) -th and ( 6 V 6n Vro pulses (where n - takes the values O, 1, 2. 3, ... n is related to the number of noluperiods N. |. Multiplied by the oscillation frequency UQ (t) expressed by 1 n and N .. 1). The voltages shown in Fig. 2, b - –j reflect the presence (marked 1) and absence (marked O) of pulses (controlling the operation of the automatic switches 14, 15 and 16 and the key 12), respectively, at 1.2, 3, 4, 5 and 6th outputs of the decoder 7c These moments of time. With the position of the automatic non-switches 14 and 15 and the key 12 indicated in Fig. 1, the first and second inputs of the comparator 9 receive harmonic oscillations and (t) and U (t), respectively (Fig. 2, h). instant values of the amplitudes of the compared oscillations U (t) and Uj; (t) (see Fig. 2, a are times t; and 17, corresponding to points 1 and 7), short pulses are generated at the output of comparator 9 (see FIG. 2, o), which translate into one state trigger 10 (see Fig. 2, x), and a second (in the general case (2 + 6p) -th) pulse is added to a collar counter 8. As a result, at the 2nd output, the decoder 7 is set, and at 1, 3, 4, 5, and 6th outputs O (see Fig. 2, b - g). A rectangular pulse from the second output of the decoder 7 (see Fig. 2, c) flows through the elements OR 18, 20 and 22, respectively, to the control inputs of the automatic switches 15 and 16 and the key J2. In so doing, the automatic switches 15 and 16 are held in the position indicated in FIG. 1, and the key. 12 is shifted to the position opposite to that shown in FIG. 1. As a result, na. the first and second inputs of the comparator 9 receive the harmonic oscillations U (t) and U, respectively, (t), respectively (see Fig. 2, and). At moments of equality of their M1 values (Fig. 2a - times t2 and tg, corresponding to points 2 and 8), short impulses are formed at the output of comparator 9 (see Fig. 2, p), which bring trigger 10 to zero state (see Fig. 2, x), and the third (in the general case (3 + 6p) -th) pulse is added to the ring counter 8. As a result, on the third output of the decoder 7, 1 is set, and on I, 2, 4, 5, and 6th outputs, O (see Fig. 2, b - g). A rectangular pulse from the third output of the decoder 7 (see Fig. 2, d) goes through the elements OR 17, 19 and 21, respectively, to the control inputs of the automatic switches 14 and 15, and the key 12. The automatic switch 14 and the key 12 are set to the position indicated in FIG. 1, and the automatic switch 15 is shifted to the opposite position as in FIG. 1. As a result, the first and second inputs of the comparator 9. respectively, harmonic oscillations id (1) and Uj .. (t) (see Fig. 2, k). At moments of equality of their instantaneous values (Fig. 2a, moments of times ta and t9, corresponding to points 3 and 9), short impulses are formed at the output of comparator 9 (see Fig. 2, p), which translate trigger 10 into a single pulse. The rest (see Fig. 2, and a quarter (in general, (4-i-6p) -th) pulse is added to the ring counter 8. As a result, 1 is set at the fourth output of the decoder 7, and 1, 2, 3 , 5th and 6th outputs - O (see Fig. 2, b - g). A rectangular impulse from the fourth output of the decoder 7 (Fig. 2, e) goes directly to the control input of the automatic the switch 16 and through the elements OR 18 and 22, respectively, to the control inputs of the automatic switch 15 and the key 12. In this case, the automatic switch 15 is shifted to the position indicated in Fig. 1, and the automatic switch 16 and the key 12 are turned to the opposite position indicated in Fig. I. As a result, harmonic oscillations U (t) and id (1) are received at the first and second inputs of the comparator 9, respectively (see FIG. 2, l). At the moments of equality of the instantaneous values of the amplitudes of the harmonic oscillations U (t) and id (d) (Fig. 2, a is the time t4 and tjo, corresponding to points 4 and 10), short pulses are generated at the output of the comparator 9 (see Fig. 2, c), which translate the trigger 10 into the zero state (see Fig. 2, x), and the fifth (in the general case (5 + 6p) -th pulse) is added to the ring counter 8. As a result, at the fifth output Decoder 7 is set to 1, and to 1, 2, 3, 4, and 6th outputs (see Fig. 2, b - g). A rectangular pulse from the fifth output of the decoder 7 (see Fig. 2, e) comes directly to the pack The automatic input of the automatic switch 14 and through the elements Or 18 and 21 respectively to the control inputs of the automatic switch i 15 and the key 12. At that, the automatic switch 14 is set opposite to that indicated in Fig. 1, and the automatic switch 15 and the key 12 are set to the position shown in Fig. 1. As a result, harmonic oscillations U (t) and UQ (t) are received at the first and second inputs of the comparator 9, respectively (see figure 2, m In the moments of equality of the instantaneous values of the amplitudes of the harmonic oscillations U (t) and Uo (t) (Fig. 2, a). time ts corresponding to point 5) short impulses are formed at the output of comparator 9 (see Fig. 2, which are triggered by triggering U into one state (see Fig. 2, x), and the sixth is added to ring counter 8 (in the general case (6 t ns-bm impulse. As a result, at the sixth output of the decoder 7, 1 is set, and at 1, 2, 3, 4, and 5th outputs, O (see Fig. 2, b) g). The square pulse from the sixth output of the decoder 7 (see Fig. 2, g) goes through the elements OR 19, 20 and 22, respectively, to the control inputs of the automatic switches 15 and 16 and the key 12. In this case the automatic switch 15 and key 12 are set to the opposite position indicated in Fig. 1, and the automatic switch 16 is set to the position indicated in Fig. 1. As a result, the first and second inputs of the comparator 9 receive harmonic oscillations Ud (t) and Uj, respectively (t) (see, Fig. 2, n). At moments of equality of their instantaneous values (Fig. 2, a, for example, the time t corresponding to point 6), short impulses (ciyf) form at the output of comparator 9. FIG. 2, y), which translates trigger 10 into a single state (see fng. 2, x). and in the ring counter 8 add; It is the seventh (in the general case (1 + 6p) -th), where n is 1) pulse. As a result, the first output of the decoder 7 is set to 1, and on the 2nd, 3rd, 4th, 5th and 6th outputs - O. Then the process of forming a rectangular voltage (see Fig. 2, x) is multiplied by six times the frequency similarly repeated. As can be seen from FIG. 2, ф, the short pulses formed by the comparator 9 follow with a constant period equal to T /
2. Поскольку триггер 10 делит частоту следовани коротких импульсов на два, период выходного напр жени триггера 10 будет равен Т/6. Следовательно, частоты выходного- напр жени пр моугольной формы (см. фиг. 2, х) в 6 раз превышает частоту исходного гармонического колебани UQ (t). Реализаци определенной последовательности подключени сравниваемых колебаний к входам компаратора 9 позволила повысить точность коэффициента умножени частоты. В предложенном умножителе частоты сравниваютс между собой два гармонических колебани , скорость взаимного пересечени которых значительно превышает скорость перехода колебани через нуль. Это позволило также повысить точность коэффициента умножени и стабильность частоты и фазы выходного напр жени . Предложенное устройство нечувствительно к естабильности гармонического колебани умноаемой частоты. Нестабильность амплитуды исодного гармонического колебани в предложенном умножителе частоты вызывает смешеие точек пересечени амплитуд сравниваемых армонических колебаний параллельно оси ординат , что не вли ет на стабильность частоты и фазы выходного напр жени и на точность коэффициента умножени частоты. Таким образом, предло нное техническое решение позвол ет получить значительный тех нико-экономический эффект. Формула изобретени Умножитель частоты, содержащий сумматор вычитатель, триггер, счетчик, первый блок эле ментов ИЛИ и ключ, отличающийс тем, что, с целью повышени точности коэффидиента умножени , введены компаратор, 15 один вход которого подключен к выходу ключа, а также фазовращатель и фазоинвертор, входы которых объединены с первыми входами сумматора и вычитател и вл ютс входом умножител частоты, вторые входы сумматора и вычитател объединены и подключены к выходу фазовращател , а к выходам счетчика подключены последовательно соединенные дополнительно введенные дешифратор, второй блок элемен20 8 тов или и коммутатор, при этом вход умножител частоты, выходы сумматора, вычитател , фазовращател и фазоинвертора подключены к соответствующим сигнальным входам коммутатора , первый и второй выходы которых подключены к сигнальным входам ключа, управл ющие входы которого подключены к соответствующим, выходам первого блока элементов ИЛИ, выходы дешифратора подключены также к соответствующим входам первого блока элементов ИЛИ, первый и второй управл ющие входы коммутатора объединены с соответствующими управл ющими входами первого блока элементов ИЛИ, а третий выход коммутатора подключен к другому входу компаратора, выход которого подключен к счетным входам счетчика и триггера, установочные входы которых объединены, при этом выход триггера вл етс выходом умножител частоты. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР по за вке № 2602441/18-09, кл. Н 03 В 19/00, 10.04.78 (прототип).2. Since the trigger 10 divides the frequency of short pulses into two, the period of the output voltage of the trigger 10 will be equal to T / 6. Consequently, the frequency of the output voltage of a rectangular shape (see Fig. 2, x) is 6 times higher than the frequency of the initial harmonic oscillation UQ (t). The implementation of a specific sequence of connecting the compared oscillations to the inputs of the comparator 9 made it possible to increase the accuracy of the frequency multiplication factor. In the proposed frequency multiplier, two harmonic oscillations are compared with each other, the speed of mutual intersection of which considerably exceeds the zero-crossing speed. It also made it possible to increase the accuracy of the multiplication factor and the stability of the frequency and phase of the output voltage. The proposed device is insensitive to the stability of the harmonic oscillations of the multiplier frequency. The instability of the amplitude of the harmonic oscillation in the proposed frequency multiplier causes a mixture of the intersection points of the amplitudes of the compared harmonic oscillations parallel to the ordinate axis, which does not affect the stability of the frequency and phase of the output voltage and the accuracy of the frequency multiplier. Thus, the proposed technical solution provides a significant technical and economic effect. Claims The frequency multiplier comprising an adder, a subtractor, a trigger, a counter, the first OR block, and a key, characterized in that, in order to improve the accuracy of the multiplication factor, a comparator is inserted, 15 which is connected to the output of the key, as well as a phase shifter and phase inverter The inputs of which are combined with the first inputs of the adder and subtractor and are the input of the frequency multiplier, the second inputs of the adder and subtractor are combined and connected to the output of the phase shifter, and to the outputs of the counter connected in series connected additionally entered by the decoder, the second block of 8 elements or the switch, and the input of the frequency multiplier, the outputs of the adder, subtractor, phase shifter and phase inverter are connected to the corresponding signal inputs of the switch, the first and second outputs of which are connected to the signal inputs of the key, whose control inputs connected to the corresponding outputs of the first block of OR elements, the outputs of the decoder are also connected to the corresponding inputs of the first block of OR elements, the first and second control inputs to the mutator combined with appropriate by the control inputs of the first OR element unit and the third switch output is connected to another input of the comparator, whose output is connected to the count input of the counter and the flip-flop, setting inputs which are combined at the output of the latch is the output of the frequency multiplier. Sources of information taken into account in the examination 1. USSR author's certificate in application No. 2602441 / 18-09, cl. H 03 H 19/00, 04/10/78 (prototype).