SU756307A1

SU756307A1 - Комбинированный преобразователь фаза-цифровой код

Info

Publication number: SU756307A1
Application number: SU752103504A
Authority: SU
Inventors: Anatolij S Budanov; Anatolij A Gavrilov; Vyacheslav P Maksimov
Original assignee: Anatolij S Budanov; Anatolij A Gavrilov; Vyacheslav P Maksimov
Priority date: 1975-02-10
Filing date: 1975-02-10
Publication date: 1980-08-15

Description

Изобретение относится к области измерительной техники и преобразования информации в цифровую форму.

Известны преобразователи фазы 5

в код компенсационного типа, выдающие информацию в цифровой форме Μ ·

Эти устройства содержат задающий генератор, два делителя частоты, реверсивный счетчик, фазовый детектор, генератор импульсов.

Недостатком известных преобразователей является невысокая точность, так как содержимое реверсивного счетчика не контролируется и при сбоях в счетчике появляется ошибка.

С целью повышения точности в комбинированный преобразователь фаза цифровой код, содержащий задающий генератор, два делителя частоты, реверсивный счетчик, фазовый детектор и генератор импульсов, выход которого соединен с входом реверсивного счетчика, введены три формирователя синусоидальных сигналов, преобразователь код - напряжения, блок ввода кода и сумматор. Причем задающий генератор соединен с входами делителей частоты, старшие разряды реверсивного счетчика через блок ввода

кода подключены к другому входу первого делителя частоты, выход второго делителя частоты соединен с другим входом блока ввода кода, к выходам первого делителя частоты подключены дча формирователя синусоидальных сигналов, выход первого Формирователя подключен к одному входу сумматора, выход второго формирователя через преобразователь код-напряжение подключен к другому входу сумматора, выход младших разрядов реверсивного счетчика соединен с другим входом преобразователя код -напряжение, другой выход второго делителя через третий формирователь синусоидального сигнала подключен к входу Фазового детектора, к другому входу фазового детектора подключен выход сумматора, выход фазового детектора подключен к входу генератора импульсов.

На чертеже представлена блоксхема устройства. Она содержит задающий генератор 1, делители 2 и 3 часто ты, блок 4 ввода кода, реверсивный счетчик 5, старшие разряды 6 реверсивного счетчика, младшие разряды 7 реверсивного счетчика, формирователь 8 синусоидального сигнала, исследуе756307

иый объект 9, формирователи 10 и 11 синусоидальных сигналов, преобразователь код - напряжение 12, сумматор 13, фазовый детектор 14 и генератор 15 импульсов.

Пусть в исходном состоянии элементы и узлы устройства находятся в 5

любом исходном состоянии. Импульсы с задающего генератора 1 высокой частоты (1-10 мГц) поступают на делители 2 и 3 частоты. Информация со старших разрядов делителя 3 частоты ю поступает на формирователь 8 синусоидального сигнала·, который формирует опорный синусоидальный'сигнал 1)₀для питания исследуемого объекта 9. Делитель 3 частоты один раз за период формируемого сигнала в момент, когда «все его триггеры переходят из состояния "1" в состояние "0", вырабатывает команду (импульс) на разрешение ввода числа в двоичном коде из старших разрядов 6 реверсивного счетчика 5 через блок Л ввода кода в делитель 2 частоты. После ввода числа в делитель 2 частоты кодовые комбинации опережают аналогичные кодовые комбинации в делителе 3.частоты.Формировате- 25 ли 10 и 11 синусоидальных сигналов трансформируют· временную задержку кодовых комбинаций в делителе 2 частоты в фазовый сдвиг компенсирующих напряжений и и” , которые сдви- ³⁰

нуты относительно друг друга на 90°, а обеспечивается это подключением входных цепей формирователей.

На входов преобразователя коднапряжение 12 сигнал масштабирует- 35 ся, при этом коэффициент деления определяется числом разрядов в делителях частоты. Коэффициент передачи преобразователя код -напряжение изменяется в функции кода младших разря- 40 дов 7 реверсивного счетчика 5. В сумматоре 13 происходит алгебраическое сложение переменного по амплитуде напряжения, поступающего с преобразователя код-напряжение, с напряжением^ О к , поступающим с формирователя 10 синусоидальных сигналов. Сигналы на входе сумматора всегда сдвинуты между собой на 90°независимо от числа, записанного в данный момент „ в делителе 2 частоты. При изменении .θ⁰числа в делителе 2 частоты дискретно изменяется фазовый сдвиг сразу двух входных напряжений на входе сумматора. Фазовым детектором 14 выявляется фазовоё рассогласование между компен- ^5 сациойным сигналом 1)_к с сумматора 13 и информационным . Напряжение с фазового детектора преобразуётся генератором 15 импульсов в частоту импульсов, заполняющих ре- 60 версивный счетчик 5. Управляемый генератор импульсов определяет режим работы реверсивного счетчика, т. е. суммирование, вычитание или запрещение прохождения импульсов.,Последнее происходит только тогда, когда сигнал рассогласования по фазе ώ-становится ниже уровня порога чувствительности. Если рассогласование &между напряжениями и ϋχ больше уровня порога, то по цепи: генератор 15 импульсов, реверсивный счетчик 5 синусоидальных сигналов, преобразователь код-напряжение 12, сумматор 13 фаза компенсирующего напряжения 1)_г изменяется до полной его компенсации. Код, записанный в реверсивном счетчике, является цифровым эквивалентом фазового сдвига.

Таким образом, комбинированный преобразователь фаза -цифровой код отрабатывает фазовое рассогласование, выделяемое фазовым детектором 14, по двум каналам. Первый канал преобразует код старших разрядов 6 реверсивного счетчика 5 в фазовый сдвиг компенсирующих напряжений 1)^ и и,", используя временную задержку кодовых комбинаций в делителе 2 частоты относительно аналогичных кодовых комбинаций делителя 3 частоты. Дискретность фазовых сдвигов ЛЧЧ компенсирующих напряжений и 1ι£ определяется числом разрядов М в делителях 2 и 3 частоты, которое соответствует числу старших разрядов реверсивного счетчика.

при й = 8,Α4^= 1° 24⁽ 22,5*

Второй канал использует изменение фазы результирующего напряжения •с сумматора 13. На входы сумматора подаются напряжения, сдвинутые относительно друг друга на 90°, при этом одно из суммируемых напряжений модулируется по амплитуде в функции младших разрядов 7 реверсивного счетчика 5.

Сигналы с формирователей 10 и 11 синусоидальных сигналов можно записать

вых

где (1

(И»

40

^ивых --0^,СО5(шЪ+^\ к

амплитуды формируемых компенсирующих сигналов,'

Ч) т фазовые сдвиги, получаемые за счет первого канала,

где - фазовый сдвиг, по

лучаемый вторым.

каналом,

I

При числе мЛёдших разрядов 7 реверсивного счетчика 5, равном ш ,

5

756307

β

отношение амплитуд или коэффициент масштабирования определяется как

и 16 —I² раз меньше амплитуды основ

ной гармоники.

Учитывая.

что

ПК

на основании чего

X

2>η-Ί

II

О'.

и¹

υ;

Ув,

ГПь

и;

ГВ,

» хи

в>к

2 ж

10

При такой амплитуде изменение коэф фициента передачи преобразователя код - напряжение от нуля до единицы приводит

рующего напряжения

Как показали эксперименты, число разрядов во втором канале не должно превышать восьми, так как при дальнейшем увеличении числа разрядов существенно возрастает амплитудная модуляция компенсирующего напряжения.

Высокая точность и стабильность фазовых сдвигов формируемых синусоидальных сигналов достигается благодаря исключению из формирователей избирательных цепей, формирователи 8, 10 и 11 синусоидальных сигналов используют кусочно-линейную аппроксимацию синусоиды. Весь период разбивается на 16 равных по длительности участ-30 ков. Осуществляется это путем дешифрирования четырех старших разрядов делителей 2 и 3 частоты. Импульсы с 16 выходов коммутируют через ключи стабильные источники тока, величины которых установлены по закону синуса, а последние заряжают или разряжают конденсатор (на чертеже не показан). Спектр сформированного напряжения содержит высшие гармоники с номерами 1<1υ+1, 1<16-1, где 1< = 1,

2, 3,..., а амплитуды их в к16+1²

к изменению фазы результи-,5 эяжения от 0 до 1°24^, 22,5·'

20

25

35

40

Claims

Формула изобретения Комбинированный преобразователь

фаза-цифровой код, содержащий задающий генератор, два делителя частоты, реверсивный счетчик, фазовый детектор и генератор импульсов, выход которого соединен с входом реверсивного счетчика, отличающийся тем, что, с целью повышения точности, в него введены три формирователя синусоидальных сигналов, преобразователь код-напряжения, блок ввода кода и сумматор, причем задающий генератор соединен с входами делителей частоты, старшие разряды реверсивного счетчика через блок ввода кода подключены к другому входу первого делителя частоты, выход второго делителя частоты соединен с другим входом блока ввода кода, к выходам первого делителя частоты подключены два формирователя синусоидальных сигналов, выход первого формирователя подключен к одному входу сумматора, выход второго формирователя через преобразователь код-, напряжение подключен к другому входу сумматора, выход младших разрядов реверсивного счетчика соединен ,с другим входом преобразователя коднапряжение, другой выход второго дели теля через третий формирователь синусоидального сигнала подключен к входу фазового детектора, к другому входу фазового детектора подключен вы ход сумматора, выход фазового детектора подключен к входу генератора импульсов.