SU752475A1 - Запоминающа матрица - Google Patents

Description

динены шинами 16 и 17, управл ющие электроды 8, 9 и компенсирующие электроды 12, 13 - шипами 18 и 19, а компенсирующие электроды 10 и И - шинами 20 и 21.

В результате спекани  пластина 1 механически жестко соединена с подложкой 2 за счет приварки металлических прокладок 3, 4, 5 к подложке.

Устройство работает следующим образом .

Сегнетопьезоэлектрическа  пластина 1 под управл ющими электродами 6 и 8 запол ризовапа посто нно, а под управл ющими электродами 7 и 9 пол ризаци  пластины может измен тьс  в зависимости от записываемой информации.

Запись информации осуществл етс  подачей импульсного напр жени  пол ризации соответствующей пол рности и длительности иа управл ющие шнпы, например шину 19. Шииа 17 подключаетс  к общей точке матрицы. На все остальные шины в режиме записи подаютс  напр жени , исключающие ложную запись в невыбранных элементах.

При считывании информации напр жение считывани  поступает в управл ющую шину 16, одновременно с ним в компенсирующую шину ,20 подаетс  такое же по форме, но противоположное но знаку напр жение . Шлны 17 и 21 подключены к общей точке устройства. В результате двойного преобразовани  энергии: электрической в механическую и механической в электрическую, на выходных шинах 19 по вл ютс  импульсы напр жени  с пол рностью , завис щей от записанной информации . При такой системе считывани  выходной электрод 9 и электрод 13 компенсации подключают к одной управл ющей шине 19.

Каждый компенсирующий электрод, например 13 (см. чертеж), по форме представл ет периметр управл юшего электрода . Така  форма компенсирующего электрода позвол ет, с одной стороны, практически свести к нулю на выходной шине 19 помеху в режиме считывани  информации за счет остаточной пол ризации элемента компенсации, задаваемой напр жени ми помехи при записи информации, так как площадь электрода компенсации много меньше площади управл ющего электрода, а с другой стороны, сохранить одинаковые емкостные св зи дл  запоминающих и компенсируюищх элементов и при этом устранить помехи, передаваемые с входа запоминающего элемента на выход через емкостные св зи, так как в считывани  на управл ющую 16 и компенсирующую 20 шины подают противофазные напр жени  считывани  одинаковой амплитуды , т. е. на выходной шине 19 навод тс  помехи, обусловленные емкостными св з ми , одинаковые по амплитуде и противонот

ложные по знаку, которые компенсируют друг друга.

Технико-экономические иреимушества предлагаемого устройства заключаютс  в том, что предлагаема  конструкци  дает

возможность существенно уменьшить размеры матрицы, например до 5,2X4,6 мм при емкости 256 бит, что значительно больше емкости серийно вынускаемой матрицы, имеющей емкость пам ти 8 бит при размерах 2X3,5 мм. Кроме того, така  конструкци  позвол ет исключить операцию точного совмещени  сегнетоиьезоэлектрической пластины с подложкой и примен ть групповую интегральную технологию ИЗГОТОКЛРни  таких запоминающих матриц.

Claims (3)

1.Запоминающа  матрица, содержаща  подложку и сегнетопьезоэлектрическую

нластину, на двух противоположных гран х которой расположены управл ющие и компенсирующие электроды, отличающа с  тем, что, с целью увеличени  емкости запоминающей матрицы, она содержит металлические нрокладки, расположенные между сегнетоэлектрической пластиной и подложкой и прикрепленные к ним.

2.Матрица по п. 1, отличающа с  тем, что толщина металлических прокладок

больше толщины электродов, обращенных к подложке.

3.Матрица по н. 1, отличающа с  тем, что толщина металлических прокладок

равна толщине электродов, обращенных к нодложке, причем на металлические нрокладки наиесены диффузионноактивные, а на электроды - диффузионнонассивные по отношению к подложке пленки.

Источники информации,

прин тые во внимание при экспертизе

1.Авторское свидетельство по за вке № 2179197/18-24, кл. G НС 11/22, 1975.

2.Авторское свидетельство СССР № 488257, кл. G ПС 11/22, 1973 (прототип).

iv/y/t v/.A w.i f// / - //////y/

t.., .ti