SU748425A1

SU748425A1 - Centralized multichannel counting system

Info

Publication number: SU748425A1
Application number: SU762411477A
Authority: SU
Inventors: Николай Борисович Галган; Аркадий Николаевич Климов; Иван Александрович Козловцев; Виктор Васильевич Матвеев; Игорь Вячеславович Махновский; Борис Владимирович Неморовский
Original assignee: Предприятие П/Я В-2502
Priority date: 1976-10-15
Filing date: 1976-10-15
Publication date: 1980-07-15

Description

Изобретение относитс к вычисли7 тельной и измерительной технике и мо жет примен тьс в дерной электронике дл обработки статистических пото ков с выходов детекторов ионизирующи излучений при контроле радиационной безопасности атомных энергетических установок (АЭУ) и в физических экспериментах на ускорител х частиц, а также дл построени знаковых, релейных и импульсных коррелометров. Известны централизованные многоканальные счетные системы (МСС) параллельного типа, содержащие предварительные пересчетные схемы в каждом из каналов с устройствами фиксации и переполнени , шифратор каналов, соединенный с блоком пам ти на ферритовых сердечниках, элемент И дл собирани импульсов со всех каналов, индикатооы и логические элементы ij . Такие системы позвол ют -производить накопление импульсов и обработк импульсных потоков и представл ть результаты измерени на экране электроннолучевой трубки, на цифрсэвых резисторах, обеспечивают звуковую и световую сигнализацию о превышении измер емыми величинами пороговых -значений. Недостатками таких централизованных мое параллельного типа, пострбённых на базе ЦВМ, вл ютс их сложность, большое количество электронного оборудовани и невысока надежность в работе. Недостатки специализированных централизованных МСС параллельного типа, т, е. систем, построенных автономно от ЦВМ, - ограниченные функциональные возможности и невысока точность. Наиболее близким техническим решением к данному изобретению вл етс централизованна счетна система, содержаща распределитель импульсов, первый и второй входы которого подключены соответственно к эталонному генератору и к единичному выходу триггера управлени , элементы И и ИЛИ, шифратор каналов, выход которого соединен с одним из входов блока пам ти, подсоединенного другим входом к выходу блока элементов И, регистр числа , первый вход и выход которого подк.лючены соответственно к выходу блока пам ти и к первому входу блока элементов И, п входов первого элемента ИЛИ соединены с соответствующими входами шифратора кангшов,п блоков индикации и п пересчетныхThe invention relates to computational and measurement technology and can be used in nuclear electronics for processing statistical flows from ionizing radiation detector outputs while monitoring the radiation safety of nuclear power plants (AES) and in physical experiments at particle accelerators, as well as for constructing signatures , relay and pulse correlometry. There are known parallel-type centralized multichannel counting systems (MCCs) containing preliminary scaling circuits in each of the channels with fixation and overflow devices, a channel encoder connected to a memory unit on ferrite cores, an AND element for collecting pulses from all channels, indicators and logic elements ij. Such systems allow you to produce an accumulation of pulses and processing of pulsed flows and present the measurement results on the screen of a cathode ray tube, on digital resistors, provide a sound and light alarm indicating that the measured values of the threshold values are exceeded. The disadvantages of such centralized my parallel type, built on the basis of a digital computer, are their complexity, a large number of electronic equipment and low reliability in operation. The disadvantages of specialized centralized MSS of parallel type, i.e., systems built independently of digital computers - limited functionality and low accuracy. The closest technical solution to this invention is a centralized counting system containing a pulse distributor, the first and second inputs of which are connected respectively to the reference generator and to the single output of the control trigger, AND and OR elements, channel encoder, the output of which is connected to one of the block inputs a memory connected by another input to the output of the AND block, the number register, the first input and the output of which are connected to the output of the memory block and to the first input of the element ntov And, n inputs of the first element OR are connected to the corresponding inputs of the Kangshov encoder, n display units and n scaling

схем, выходы которых подключены к ctответствующим входам шифратора каналов и счетным входам первых триггеров переполнени , а входы подсоединены к соответствующим входам блока пропускани , одна группа импульсных входов которого вл етс входами системы, друга группа импульсных входов соединена с соответствующими выходами распределител импульсов и со входами второго элемента ИЛИ, а потенциальный вход подключен к единичному выходу триггера управлени 2 . Недостатком этой системы вл етс больша погрешность вычислений и узкий диапазон изменени усуавок.the circuits whose outputs are connected to the ct respective inputs of the channel coder and the counting inputs of the first overflow triggers, and the inputs are connected to the corresponding inputs of the transmission unit, one group of pulse inputs of which are system inputs, another group of pulse inputs are connected to the corresponding outputs of the pulse distributor and the inputs of the second element OR, and the potential input is connected to the unit output of control trigger 2. The disadvantage of this system is a large calculation error and a narrow range of variation of the gains.

Целью изобретени вл етс расширение диапазона изменени уставок и повышение точности работы системы.The aim of the invention is to expand the range of variation of the settings and improve the accuracy of the system.

Поставленна цель достигаетс тем, что предлагаема централизованна МСС содержит цифровой делитель частоты уставок,формирователь серии импульсов ип вторых триггеров перепонени , входы сброса которых соединены со входами сброса первых триггеров переполнени и с выходом третьег элемента ИЛИ, установочные входы вторых триггеров переполнени подключены к выходам соответствующих первых триггеров переполнени , а их выходы - к первым входам п элементов И, вторые входы и выходы которых подсоединены соответственно к нулевому выходу триггера управлени и к первым входам соответствующих блоков индикации, подключенных вторыми входами к выходу фиксированной частоты цифрового делител частоты, к первому входу третьего элемента ИЛИ К третьему входу распределител импульсов , к единичному входу триггера -управлени и к первому входу четвертого элемента ИЛИ, второй вход которого соединен со вторым входом блока элементов И и с выходом первого двухвходового. элемента И, а выход подключен ко второму входу регистра числа; импульсный вход перйого двухвходового элемента И подсоединен к выходу первого элемента ИЛИ, к импульсному входу второго двувходового элемента И и к четвертому входу распределител импульсов, а его потенциальный вход подключен к единичному выходу триггера управлени и к потенциальному -входу третьег двуквходового элемента И, соединенноГС импульсным входом с первым входом первого элемента ИЛИ, потенциа1льный вход и выход второго двухвходового элемента И подключены соответственно к нулевойу выходу триггера управлени и ко входу формировател серии импульсов, два выхсзда которого подсоединены к третьим входам соответственно блока элементов И и регистра числа, подключенного четвертым и )п тым входами соответственно квы748 .425The goal is achieved by the fact that the proposed centralized MCC contains a digital setpoint frequency divider, a shaper of a series of pulses and second pebbing triggers, the reset inputs of which are connected to the reset inputs of the first overflow triggers and the third overflow triggers are connected to the outputs of the corresponding first overflow triggers. overflow triggers, and their outputs to the first inputs of the n elements And, the second inputs and outputs of which are connected respectively to the zero output three control key and to the first inputs of the corresponding display units connected by the second inputs to the fixed frequency output of the digital frequency divider, to the first input of the third element OR To the third input of the pulse distributor, to the single input of the trigger control and to the first input of the fourth OR element, the second input of which connected to the second input of the block elements And with the output of the first two-input. element And, and the output is connected to the second input of the register numbers; the pulse input of the first two-input element AND is connected to the output of the first element OR, to the pulse input of the second two-input element AND to the fourth input of the pulse distributor, and its potential input is connected to the single output of the control trigger and to the potential input of the third two-input element AND connected by the pulse input with the first input of the first element OR, the potential input and the output of the second two-input element AND are connected respectively to the zero output of the control trigger and to the input of the form A pulse train rotator whose two outputs are connected to the third inputs of the AND block and the number register connected by the fourth and fifth inputs respectively of the 748,425, respectively.

ходам третьего двухвходового злемента И и второго элемента ИЛИ, выходы регулируемых частот цифрового делител частоты соединены с установочными входами соответствующих первых треггеров переполнени .to the turns of the third two-input element And and the second element OR, the controlled frequency outputs of the digital frequency divider are connected to the installation inputs of the corresponding first overflow trigger.

На фиг. 1 представлена структурна схема централизованной МСС параллельного типа дл п измерительных каналов гдеп 3; на фиг. 2 - временные диаграммы работы системы, причем U; означает сигнал (напр жение) на выходе элемента -тым номером.FIG. Figure 1 shows a block diagram of a centralized MSS parallel type for n measuring channels, where 3); in fig. 2 - time diagrams of the system, and U; means the signal (voltage) at the output of the element by the number.

Система содержит триггер 1 управлени , блок пропускани 2, п пересчетных схем 3 J - 3 г, по числу каналов с триггерами , и 5 -5п переполнени , п элементов И 6 - 6п Г| блоков индикации 7 - 7п, шифратор каналов 8, элементы ИЛИ 9, 10, 1 и 12, двухвходовые элементы И 13-15, формирователь серии импульсов 16, блок пам ти 17 с блоком элементов И 18 на входе, регистр числа 19, блок уставок 20, цифровой делитель частоты 21, эталонный генератор 22 и распределитель импульсов 23.The system contains a trigger 1 control, a transmission block 2, n scaling circuits 3 J - 3 g, according to the number of channels with triggers, and 5 -5p overflow, n elements And 6 - 6n D | display units 7 - 7p, channel encoder 8, elements OR 9, 10, 1 and 12, two-input elements AND 13-15, shaper of pulse series 16, memory block 17 with block of elements AND 18 at the input, register of number 19, block of settings 20, a digital frequency divider 21, a reference generator 22 and a pulse distributor 23.

Централизованна многоканальна счетна система параллельного типа работает следующим образом.The centralized multichannel counting system of the parallel type operates as follows.

При включении питани триггеры / 4д - 4 и 5,2 - 5р| устанавливаютЬ в состо ние разрешающий потенциал и/1 (фиг. 2) с нулевого выхода 24 триггера 1 управлени открывает элемент И 13 и элементы И 5, - бг), а запрещающий потенциал с единичного выхода 25 закрывает элементы И- 14 и 15,- распределитель импульсов 23 и устанавливает блок пропускани 2 в положение, при кото .ром он пропускает сигналы датчиков и не пропускает распределитель импулсов 23.Система начинает работать в ржиме счета числа переполнений.. Через блок пропускани 2 сигналы с датчиков поступают на счетнне входы пересчетных схем 3 - Зр,. При переполнении на выходе пересчётной схемы образуетс кмпулъс и, , ъ / который поступает в шифратор каналов 8, а через элемент ИЛИ 9 ( Lg ) и открытый элемент И 13 (U/is ) в формкрова-тель серии импульсов 16. Получив-сигнал переполнени , форми ователь 16 вьздает серию импульсов , которыми сбрасывает регистр числа 19, записывает в него из блока пам ти 17 результат предыдущего накоплени в том канале, где произошло очередное переполнение и который выбран из соответствующей чейки кодом шифратора каналов 8, добавл ет к информации регистра числа 19 единицу и записывает полученное число в ту же чейку пам ти 17 через элементы И 18, Таким образом в блоке пам ти 17 осуществл етс накопление импульсов переполнени в каждом сигнальном канале. Это -происходит до тех пор, пока триггер 1 управлени находитс в состо нии ноль. Это врем равн периоду следовани импульсов фи сированной частоты с выхода 26 циф рового делител частоты 21, перево щего триггер 1 управлени в состо ние единица. Установка порогового значени с та в каждом канале производитс с помощью соответствующего переключа л блока установок 20, которым выбираетс частота уставки в единиц триггеров переполнени ц - 4. Им пульсы этой регулируемой частоты о разуютс на выходах 27 цифрового д лител частоты 21. Если средн частота импульсов t -го детекторй (например 1-го) превышает установленное пороговое значение, то импульс переполнени с выхода пересчетной схемы 3i посту пит на счетный вход триггера перепо нени 4| раньше импульса установки выхода 27 цифрового делител частот 21 (см. на фиг. 2 сигналы на выходах элементов 2ц и 27), и триггер 4 перейдет из состо ни состо ние единица с образованием импульса на выходе. Этот импульс , установит триггер переполнени 5 в состо ние единица. Через открытый элемент И 6 потенциальный сигнал и 5-1 с выхода триггера переполнени 5 поступит на установочный вход блока индикации 7 и включит соответствующий индикатор превышени порога. Чем выше заданный дл данного канала пороговый уровень средней частоты импульсов детектора, поступающих на входы 28 блока 2, тем большим выбираетс значение регулируемой частоты на соответствующем выходе 27 цифрового делител частоты 21. Если измер ема средн частота импульсов -го детектора, напри1мер 3-го, не превышает установленное пороговое значение, то импульс установлен в единицу триггера переполнени 4i с выхода 27 цифрового делител частоты 21 поступит раньше сигнала переполнени пересчетной схемы 3t (см. на фиг. 2 сиг налы на выходах элементов Зз и 27). При этом триггер 4 i также перейдет из состо ни ноль в состо ние единица, но без образовани импул са U на выходе, и поэтому индикат превышени порога не включитс . По окончании режима счета числа переполнени на входы сброса блоков индикации 7 - 7п поступает сиг нал выхода 26 цифрового делител частоты 21. Однако в состо ние ноль под действием этого сигнала перейдут только те блоки индикации 7j , на установочных входах которых отсутствует потенциальный сигнал установки в единицу с выхода элементов И 6j, т. е, блоки 7j тех каналов, в которых средн частота импульсов детектора снизилась в данном измерении до значени , не превышающего пороговый уровень, и триггеры переполнени 5j которых наход тс в состо нии ноль, закрывающем элементы И 6j . Таким образом, индикаторы превышени порога выключатс (или останутс выключенными) в тех каналах, где измер ема величина снизилась до значени ниже порогового уровн (или остаетс ниже порогового уровн ), а в тех каналах, где пороговый уровень превышен и триггеры переполнени 4 и 5 наход тс .в состо нии единица, индикаторы останутс включенными. После обновлени сигнализации импульсом Uj6 с выхода 26 цифрового делител частоты 21 триггер управлени 1 устанавливаетс в состо ние единица, разрешающий потенциал с его выхода единицы 25 открывает элементы 14, 15 и распределитель 23 и устанавливает блок пропускани 2 в положение, при котором он пропускает сигналы распределител 23 и не пропускает сигналы детекторов, а запрещающий потенциал с нулевого выхода 24 триггера 1 закрывает элемент И 13 и элементы И б - 6п. Кроме того, этим же импульсом сбрасываетс распределитель.23, во все разр ды регистра числа 19 через элемент ИЛИ 11 записываютс единицы, а спуст врем задержки элемента ИЛИ 12 сбрасываютс триггеры переполнени 4 -4|-1и5 -5f,. С этого момента система начинает работать в режиме досчета. В состо нии ноль распределител :1Мпульсов 23 на одном из его выходов формируетс последовательность эталонных импульсов , котора через блок пропускани 2 поступает на счетный вход пересчетной схемы 3 и через элемент ИЛИ 10 на счетный вход регистра числа 19, в которой происходит накопление эталонных импульсов. В пересчетную схему 3, и регистр числа 19 поступит по ( ) импульсов, где m - число разр дов пересчетной схемы, R - число импульсов детектора, оставшихс записанными в пересчетной схеме перед началом режима досчета. (2 - R ) -и импульс вызывает на выходе пересчетной схемы 3 импульс переполнени U,., оторый, пройд элемент ИЛИ 9 и отрытый элемент И 14, через элементы 18 записывает в Ьлок пам ти 17 нвертированный код числа, накопивший в регистре числа 19. Это означат , что единицы в блок пам ти 17 аписьтаютс только в те разр дыWhen the power is turned on, the triggers / 4d - 4 and 5.2 - 5p | the enable potential and / 1 (fig. 2) are set to zero from the 24 output of the trigger 1, the control opens the element 13 and the elements 5, - bg), and the inhibitory potential from the single output 25 closes the elements 14 and 15, - pulse distributor 23 and sets the transmission block 2 to the position at which it passes the sensor signals and does not pass the pulse distributor 23. The system starts working in the counting number of overflows. Through the transmission block 2, the signals from the sensors go to the counting inputs of the counting circuits 3 - Sp, When overflow occurs at the output of the scaling circuit, cmpuls and,, ъ / are formed which enters the channel 8 encoder, and through the element OR 9 (Lg) and the open element And 13 (U / is) into the serial pulse generator 16. After receiving the overflow signal The generator 16 returns a series of pulses, which resets the register of the number 19, writes to it from memory 17 the result of the previous accumulation in the channel where the next overflow occurred and which is selected from the corresponding cell by the code of the channel encoder 8 adds 19 one The received number is written to the same memory cell 17 through AND 18 elements. Thus, accumulation of overflow pulses in each signal channel is carried out in memory block 17. This happens as long as control trigger 1 is in the zero state. This time is equal to the period of the pulse of the frequency at the output of the 26 digital frequency divider 21, transferring the trigger 1 control to the state one. The setting of the threshold value with that in each channel is made by means of the corresponding switch of the unit of settings 20, which selects the setpoint frequency in units of overflow triggers - 4. Their pulse of this adjustable frequency is developed at the outputs 27 of the digital frequency generator 21. If the average pulse frequency the t-th detector (for example, the 1st) exceeds the set threshold value, then the overflow pulse from the output of the scaling circuit 3i to the pit on the counting input of the overflow trigger 4 | Before the pulse of setting the output 27 of the digital frequency divider 21 (see Fig. 2, the signals at the outputs of the elements 2c and 27), and the trigger 4 will go from state one to form a pulse at the output. This pulse will set an overflow trigger 5 to state one. Through the open element I 6, the potential signal and 5-1 from the output of the overflow trigger 5 will go to the installation input of the display unit 7 and turn on the corresponding indicator of the threshold exceeding. The higher the threshold level of the average frequency of the detector pulses supplied to the inputs 28 of block 2 specified for this channel, the larger the value of the adjustable frequency is selected at the corresponding output 27 of the digital frequency divider 21. If the measured average frequency of the pulses of the nd detector, for example the 3rd, does not exceed the set threshold value, the pulse is set to overflow trigger unit 4i from output 27 of digital frequency divider 21 will arrive before the overflow signal of the scaling circuit 3t (see Fig. 2, signals to the output x elements Zz and 27). In this case, the trigger 4 i also goes from the zero state to the state one, but without forming an impulse U at the output, and therefore the indicator of exceeding the threshold does not turn on. At the end of the counting mode of the overflow number, the output of the display units 7–7p receives the output signal 26 of the digital frequency divider 21. However, only those display units 7j will pass to the zero state under the action of the installation inputs of which there is no potential unit setting signal from the output of the elements And 6j, i.e., blocks 7j of those channels in which the average pulse frequency of the detector decreased in this measurement to a value not exceeding the threshold level, and overflow triggers 5j of which are in the state and zero, closing elements And 6j. Thus, the threshold exceeding indicators turn off (or remain off) in those channels where the measured value has decreased to a value below the threshold level (or remains below the threshold level), and in those channels where the threshold level is exceeded and overflow triggers 4 and 5 are ts. in the state of one, the indicators will remain on. After updating the signaling with the pulse Uj6 from the output 26 of the digital frequency divider 21, the control trigger 1 is set to one, the enabling potential from its output unit 25 opens the elements 14, 15 and the distributor 23 and sets the pass-through unit 2 to the position where it passes the distributor signals 23 and does not pass the signals of the detectors, and the inhibitory potential from the zero output 24 of the trigger 1 closes the element And 13 and the elements And b - 6p. In addition, the distributor is reset by the same pulse. 23, units of the register of the number 19 are reset through the OR 11 unit, and after the delay time of the OR 12 element, the overflow triggers are reset 4-4 | -1 and 5f,. From this moment the system begins to work in the mode of complete. In the zero state of the distributor: 1Mpuls 23, one of its outputs generates a sequence of reference pulses, which through the transmission unit 2 enters the counting input of the counting circuit 3 and through the OR element 10 to the counting input of the register 19, in which the accumulation of reference pulses occurs. Scoring circuit 3, and the register of number 19 will arrive at () pulses, where m is the number of bits of the scaling circuit, R is the number of detector pulses remaining recorded in the scaling circuit before the start of the increment mode. (2 - R) -and a pulse causes an overflow pulse U at the output of the scaling circuit 3, which has passed the element OR 9 and the open element AND 14, through elements 18 writes into the memory block 17 an inverted code of the number accumulated in the register of the number 19 This means that the units in the memory block 17 are written only in those bits.

выбранной шифратором каналов 8 чейки , в которых в регистре числа 19 записаны нули. В регистре числа 19 к .этому моменту будет записано число (2 -R -1), так как н ачальным состо нием этого регистра вл етс не состо ние ноль, а состо ние предыдущего такта, при котором во всех разр дах записаны единицы.8 cells selected by the encoder of the channels, in which zeros are written in the register of the number 19. In the register of the number 19 this number will be recorded (2 -R -1), since the initial state of this register is not the zero state, but the state of the previous clock, in which the units are written in all bits.

В блике пам ти 17 оказываетс записанным и остаток R , хранившийс в пересчетной схеме 3 перед началом режима досчета, а общее числом зарегистрированных в данном канале за врем измерени импульсов датчика равноIn the highlight of memory 17, the remainder R stored in the scoring circuit 3 before the start of the increment mode is recorded, and the total number of sensor pulses recorded in this channel during the measurement time of the sensor pulses is

: р- 2 +R ,: p- 2 + R,

тдё Р - количество переполненийtdo P - the number of overflows

пересчетной схемы. После записи остатка в блок пам т 17 импульсом идi, с выхода элемента И 14 через элемент- ИЛИ 11 производитс установка всех разр дов регистра числа 19 в состо ние единицы - начальное состо ние дл досчета в следующем канале.recalculation scheme. After the remainder is recorded in the memory block 17 by the pulse idi, from the output of the element 14 through the element OR 11, all bits of the register of the number 19 are set to the state of one — the initial state for complementing in the next channel.

Импульс Ug с выхода элемента ИЛИ также поступает.на счетный вход распределител импульсов 23 и переводит его в следующее состо ние. Теперь последовательность эталонных импульсов образуетс на другом выход распределител , и они поступают в следующую по очереди пересчетную , схему 3,и в регистр числа 19, и аналогичным образом производитс досчет и запись остатка во второй пересчетной схеме 3jв блок пам ти 17 и т. д.The pulse Ug from the output of the element OR also enters the counting input of the pulse distributor 23 and transfers it to the next state. Now the sequence of reference pulses is formed at another output of the distributor, and they go to the next recalculation circuit, 3, and to the register of the number 19, and the remainder is recorded in the second recalculation circuit 3j in the memory block 17, etc.

После того, как закончитс досчет в последнем,о -м, сигнальном канале, импульс конец счета с выхода 29 перес етной схемы 3, пройд открыть1й элемент И 15 и элемент ИЛИ 12, сбрасывает триггеры 4 - 4,, 5 - 5г, и регистр числа 19. Задержка элемент И 15 выбираетс такой, чтобысброс регистра числа 19 произошел после оконч:ани досчета в последней пересчетной схеме Зп. Централизованна многоканальна счетна система параллельного типа снова начинает работать в режиме счета числа переполнений . Таким образом, счетна система повол ет регулировать значени пороговых установок в каждомсигнальном канале и выдавать на индикаторы сигна 1ы об их превышении, а также без погрешности записывать количество накопленных в каждом канале импул ьсо в блок пам ти. Кроме того, поскольку при досчете происходит принудительное переполнение всех пересчетных схем-системы, то Импульсы переполнени с их выходов свидетельствуют о исправности этих схем и могут поэтому быть использованы дл контрол работоспособности системы.After counting is completed in the last, oh, signaling channel, the pulse is the end of the count from output 29 of reg circuit 3, I passed the 1st element AND 15 and the OR element 12, resets the triggers 4-4, 5-5g, and the register The number 19. The delay element And 15 is chosen such that the reset register of the number 19 occurs after the end: an additional calculation in the last scoring scheme. The centralized multichannel counting system of the parallel type starts working again in the overflow counting mode. Thus, the counting system will adjust the values of the threshold settings in each signal channel and issue signals about their exceeding to the indicators, as well as record the number of pulses accumulated in each channel into the memory block without error. In addition, since the overflow of all recalculating circuit-systems occurs during de-counting, the overflow pulses from their outputs indicate the health of these circuits and can therefore be used to monitor the performance of the system.

Claims

1. Kurochkin with. with. Multichannel counting systems and correlometers, M., Energie, 1972.

2. Authors certificate of the USSR 479257, cl. H 03 K 23/02, 1972 (prototype).