SU748340A1 - Псевдолинейное корректирующее устройство - Google Patents

Description

1

Изобретение относитс  к элемен-, там систем управлени , а именно к корректирующим устройствам, примен елмм дл  повышени  точности. j

Известны различные линейные и ; псевдолинейные корректирующие устройства , содержащие интегратор, сумматор , линейные фильтры и логический блок управлени , состо щий из релей- JQ ных блоков и блоков умножени  1 .

Из известных наиболее близким по технической сущности  вл етс  устройство 2 ; содержащее интегратор, последовательно соединенные первый фильтр, первое реле, первый блок ум-. ножени , первый однополуперйодный выпр митель, второй блок умножени  и первый сумматор, и последовательно соединенные второй фильтр и втЬрое 2Q реле,выход которого соединен с вторыми входами первого и второго блоков умножени ,а входы интегратора,первого и втЬрого фильтров подключены ко второму входу первого сумматора. jj

Недостаток этого устройства заключаетс  в его низкой точности.

Цель изобретени  состоит в повышении точности псевдолинейного кор|ректирующего устройства.

Поставленна  цель достигаетс  тем, что устройство содержит третье реле, блок определени  модул  и последовательно соединенные апериодическое звено, сравнивающий элемент, третий блок умножени , второй сднополупериодный выпр митель и второй сумматор, второй вход которого через блок определени  модул  соединен с выходом апериодического звена, вход которого через интегратор соединен со вторым входом элемента сравнени , а выход второго сумматора через последовательно соединенные второй блок умножени  и третье реле соединен со вторым входом третьего блока умножени .

На фиг. 1 представлена структурна  схема устройства; фиг. 3 иллюстрируют зпюры основных напр жений устройства при гармоническом входном сигнале и отсутствии или наличии возмущений в корректируемой системе.

Входы интегратора 1, первого 2 и второго 3 фильтров объединены и  вл ютс  входом устройства. Выходы фильтров через первое реле 4 и втоfc oe реле 5 подключены к первому блоку умножени  б, выход которого.через первый однополупериодный выпр митель 7 подсоединен ко входу второго блока умножени  8. На вход последнего подключен выход второго реле 5, выход второго блока умножени  8 соединен, со входом первого сумматора 9, Ко второму входу которого подключен вход устройства, а его выход  вл етс  выходом устройства. V Выходы интегратора 1 и апериодического звена 10 подключены ко входам блока определени  модул  11 и сравнивающего устройства 12, выход которого соединен со входом третьего блока умножени  13, на другой вход которого через третье реле 14 подсое динен выход второго блока умножени  8. Выход третьего блока умножени  13 через второй однополупериодный вы пр митель 15 подключен ко входу второго сумматора 16, ко второму входу которого через блок определени  модул  11 подключен выход апериодического звена 10. Устройство работает следующим образом .. В установившемс  режиме входной сигнал Ll;, ьтЧ ,U и t в фильтрах W и Wj приобретает фазовые сдвиги U и Uj . В результате этого напр жение U. bigT)U-z.eie-n О ,, на выходе первого блока умножени  приобретает вид разнопол рных импульсов, представленных на фиг. 2, из которых первый однополупериодный выпр митель 7 выдел ет и инвертирует отрицательные импульсы, т.е. образует напр жение Последнее во втором блоке умно женин 8 перемножаетс  с напр жением сумматора 16, образованного из моду л  |Ug) инапр жени  . На (фигурах и в тексте прин ты следующие обозначени . W/t ,W2- пере даточные функции первого и второго фильтров-, и входное напр жение и напр жение на выходах первого и второго фильтров первого блока умно жени , первого однополупериодного выпр мител , апериодического звена, второго блока умножени , устройства интегратора, сравнивающего устройст ва, третьего блока умножени  и второго однополупериодного выпр мит л , соответственно. Частотные характеристики интегра тора 1 и апериодического звена 10 на.частоте свободных колебаний выби ра)тс  достаточно близкими, так что при отсутствии возмущений в сис теме посто нна  составл юада  напр жени  Ug на выходе интегратора равна нулю и напр жение пренебрежим мало. Поэтому на выходе сумматора 16 напр жение равно lUg , которое,умно жа сь, во втором блоке умножени  на Us и sign U-j,, приобретает вид напр жени  и7 Как следует из фиг. 2,

Claims (2)

1.Кн. Бесекерского В.А. И Попова Е.П. Теори  систем автоматического регулировани , Наука, М., 1972, с. 246-252.

2.Авторское свидетельство СССР

по за вке 2377747, кл. G 05 ,В 5/01 28.06.76.,