Изобретение относитс к области вычислительной техники и может быть использовано в цифровых, аналоговых и гибридных вычислительных устройствах . Известен универсальный многозначньй логический с лемент, содержащий К-каскадов на транзисторах, в каждом каскаде, кроме последнего, по,одному включающему транзистору и одному выключающему, а также диодный делитель , определ ющий пороги срабатывани транзисторов, причем базы выключающих транзисторов каждого каскада соединены с диодным делителем последующего каскада, а базы включающих транзисторов - с диодным делителем данного каскада l. К недостаткам амплитудного анализатора следует отнести низкое быстро действие , вызванное тем, что питание баз включающих и выключающих тра зисторов с помощью диодного делител приводит к падению тока приход щегос на каждый последующий транзисторный каскад с ростом их числа ; кроме того, наличие в схеме амплитудного анализатора значительного количества резистивных св зей снижает техиологичность устройства при его изготовлении методами твердотельной интегральной технологии. Целью изобретени вл етс повышение быстродействи . Дл достижени указанной цели в универсальный многозначный логический элемент, содержащий К каскадов на транзисторах, во все каскады, кроме первогои К-каскада, введены первый, второй, третий и четвертый многоколлекторные транзисторы, причем первый многоколлекторный транзистор эмиттером подключен к шине входного сигнала , а база через диод подключена к источнику опорных напр жений, первый коллектор первого многокоЛлекторного транзистора подключен к базе второго многоколлекторного транзистора, второй коллектор первого многоколлекторного транзистора подсоединен к ;базе третьего многоколлекторного транзистора, первый ко.ллвктор второго многоколлекторного транзистора соединен с базой третьего многоч коллекторного транзистора предыдущего каскада, второй коллектор второго многоколлекторного транзистора под-. к.гаочен к базе четвертого многоколлекl-dpHoro транзистора предыдущего каскада , эмиттер второго многоколлектор нрго транзистора подсоединен к шине отрицательного напр жени питани , кбллектбр третьего многрколлекторного транзистора соединён с ба зой выходного ключевого транзистора, эмиттер третьего миргбколлекторного транзистора подсоединен к шине отрицательного напр жени питани , первый коллектор четвертого многоколлекторного транзистора подсоединен к базе выходного ключевого транзистора, эмит тер четвертого многоколлекторного транзистора подсоединен к шине положительного напр жени питани , кроме того, третий кбллектор первого и второго многоколлекторных транзисторов, а также второй коллектор третьего и четвертого многоколлекторных транзисторов подключены к собственным базам -На фиг. 1 представлен электрическа принципиальна схема устройства , а на фиг. 2 - диаграммы входного линейно измен ющегос напр жени - диаграмма I , вЫз одйогойапрйжени устройства в случае реализации им повторительной функции - диаграмма Е , а выходное напр жение, в случае реализации элементов 10 значной функций одной переменной вида Ч 1974268530 - диаграмма Ш. Устройство содержит в каждом каскаде , кроме первого, первый многокрдлекто|рнь1й транзистор 1х -1к, второй многоколлекторный транзистор 2 2к третий мнргоколлекторный транзистор .четвертый многоколлекторный транзистор , выходной ключевой транзистор 5 -5 . Кроме того и каждом каскаде содержатс Диоды ; ( и резисторы; 7 -7, . Устройство содержит блок сдвига уровн вход ного сигнала, сформированный на тран зисторах 8, 9 и 10, диоде 11, резисторе 12, клеммы 13-16.. При этом клемма 14 вл етс входом, а клемгта 16 выходом устройства. Устройство работает следующим образом . . ../ В исходном состо нии, когда на вх де 14 устройства входное напр жение .Нулю, транзистор первого кйска да 3;, открыт за счет подачи нулевого потенциала в его базу с коллектора . транзистора 2 и отрицательного потенцигша 1,5 В, поданного в эмиттер. При этом на базу транзистора 5 посту пает отпирающее напр жение - 1,5 В и на выходе 16 устройства поступает нап р жение Uffe от источника базисных нап р женйй через эмиттер-коллекторный переход открытого транзистора 5 . В этом.состо нии .четвертый многрколлёк торный транзистор первого каскада 4;, dakpiarr , так как закрыты тр1айзис трра 1 послеДукедего каскада устройства. Транзистор 1 эаКрйт пЪданным через диод 6 в его базу запирающим напр жением +Uppn , кото рое и определ ет уровень отпирани Транзистора 1 в момент сравнени входного напр жени с UQ. Когда входное напр жение сравниваетс с уровнем отпирани траьГзистора 1 (Up) ,он открываетс и открывает транзистор 4 , закрыва при этом/ за счет открывани транзистора 2 , транзистор 3 . В результате напр жение на базе ключевого выходного. . транзистора с отпирающего (1,5 В), станобитс закрывающим (+10 В) .Необходимость подачи закрывающего напр жени обусловлена тем, что при закрывании транзистора 3 и отсутствии транзистора 4 происходит медленное переключение наход щегос в насыщении выходного ключ вого транзистора 5 в закрытое состо ние. Подключение же в момент запирани транзистора 3 запирающего напр жени к базе транзистора 5 через транзистор. 4 обеспечивает высокое быстродействие элемента за счет быстрого выведени выходного ключевого транзистора из состо ни насыщени в выключенное состо ние. В этот же момент происходит включение транзистора 32 и подключение к база выходного ключевого транзистора 5 второго каскада отПиракндего напр жени -1,5 В. При этом на выходе 16 устройства по ;вл етс напр жение U(f (фиг. 2, Диагр . И ) . Одновременно С увеличением входного напр жени до U блока уровн входного напр жени в базу транзистора Т через резистор 7 поступает уйе.ньшенное на падение напр жени на диоде 11 входное напр жение. При этом величина отпирающего сигнала, поступанадего в базу порогового транзистора 1, равна разности входного сигнала i| сигнала с блока сдвига уровн . Данца разност.ь возникает вследствие того, что сигнал с блока сдвига уровн , входной сигнал и опорное напр жение , слага сь между собой, привод т к разнице напр жени , равной в любом случае величине падени напр жени на диоде 11. Это позвол ет уменьшить ВХОДНОЙ ток, проход щий через коллекторный переход транзистора 1-Г, и тем самым увеличить входное сопротивление элемента. Блок сдвига уровн представл ет собой эмйттерный повторитель, нагрузкой которого служит диод 11 и транзистор 9. Транзистор 10 линеаризует вйходной сигнйл блока сдвига уровн входного сигнала. В результате падени ; амплитуды входного напр жени на диоде 11 сигнал с выхода блока сдвига уровн входного сигнала имеет амплитудное значение, в каждый момент времени/ меньше чем входной сигнал, и .таким образом как бы сдвинут по отношению к входному напр жению элемен та. Работа всех последующих каскадов элемента, вплоть до последнего, выгл дит аналогично в случае монотонного увеличени входного напр жени до Uon-k (см. фиг. 2, диагр, J ) . На фиг. 2 показаны два возможных вариан та реализации функции многозначной логики одной переменной, но данный элемент вл етс универсальным, т. е можёт реализовать все множество функ ций ИЗ Р , которое равно в общем случае k . Это св зано d тем, что на k ключей элемента можетбыть подано любое из k базиснь1Х напр жений, что каждый раз приводит к реализации новой функции одной переменной. Таким образом, введение в устройстве описанных выше св зей вторых и третьих, многоколлекторных транзисторов через первые многоколлекторные транзисторы к шине входного сигнала позволило улучшить услови их работы по сравнению с режимом работы вклю .чающих и выключающих транзисторов в прототипе, устранив ограничение вход ного тока от каскада к каскаду. Это позволило повысить быстродействие каскадов реализующих более высокую значность. Кроме того, данные св зи позволили полностью устранить возмож ность перекрыти включенных состо ний смежных каскадов. Введение описанных выше св зей транзисторов и 4 - позволило такжеповысить быстродействие элемента. Введение же в состав устройства блок сдвига уровн входного сигнала дало возможность увеличить входное сопро тивление устройства. 1 Достоинством предлагаемого устрой ства вл етс наличие безрезистйвных потенциальных св зей, позвол ющих повысить технологичность элемента в случае изготовлени методами твердотельной интегральной технологии. Формула изобретени Универсальный многозначный логический элемент, содержащий К каскадрв ,. на т|)анзисторах, о т л и-ч аю щ и и с тем, что, с целью повышени быстродействи во все каскады , кроме первого и К-каскада, введены пе|)Вый и второй, третий и четвертый многоколлекторные транзисторы, причемпервый многоколлекторный транзистор эмиттером подключен к шине входного сигнала, а база через диод подключена к источнику опорных напр -жений , первый коллектор первого многоколлекторного транзистора подключен к базе второго мноГо1 оллекторного транзистора , второй коллектор nepl вого многоколлекторного транзистора подсоединен к базе третьего многоколлекторного транзистора, первый коллектор второго многоколлекторного транзистора соединен с базой третьего многоколлекторного транзистора предьшущего кackaдa, второй коллектор второго многоколлекторного транзистора подключен к базе четвертого многоколлекторного транзистора предыдущего каскада, эмиттер второго многоколлекторного транзистора подсоединен к шине отрицательного напр жени питани , первый коллектор третьего многоколлекторного транзистора,соеДинен с базой,выходного ключевого транзистора , эмиТтер третьего многоколлекторного транзистора подсоединен к шине отрицательного напр жени питани , первый коллектор четвертого многоколлекторного транзистора подсоеди нен к базе выходного ключевого транзистора ,эмиттер четвертого многокол- лекторного транзистора подсоединен к шине положительного напр жени питани , кроме Tord,третий коллектор первого и второго многоколлекторных транзисторов ,а также второй коллектор треть его и четвертого многоколлекторных транзисторов подключены к собственным базам., Источники информации, прин тые во внимание при эксЬёртизе. 1. Авторское свидетельство СССР 598227, кл. Н 03 К 5/18, 04.08.76 (прототип)..