SU738150A1 - След щий аналого-цифровой преобразователь - Google Patents

Description

(54) СЛЕДЯЩИЙ АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ Изобретение относитс  к измерител ной и вычислительной технике и может быть использовано в измерительных и. управл ющих вычислительных системах дл  контрол  за изменением регулируемых параметров об-ьекТов управлени Известен след щий ангшого-цифровой преобразователь, содержаний компаратор и реверсивный цифроаналоговый преобразователь 1. Недостатками устройства  йл ютс) пониженное быстродействие и ограниченный диапазон уровней измерени . Известен с.пед щий анашого-цифровой преобразователь, содержащий груп пу компараторов, реверсивный генератор ступенчато-измен ктегос  напп зкени , дифференциальный элемент, соединенный с входом генератора стуПёнчато-измен ю1аегос  напр жени  {2 бдиако устройство имеет низкЬе быстродействие. Цель изобретени  - повыгиение быст родействи  в широком диапазоне yiioeней кодируемых сигналов. Указанна  цель достигаетс  тем, .,что в след хйий аналого-цифровой преобразователь , содержащий блок отобра жени  данных, генератор ступенчатого напр жени , дифференциальный .элемент и измёрйтелЬйые компараторы, введены Масштабный делитель, два опорийх йс-точника , масштабные компараторы, элементы НЕ, &леМеНты И, кодовый регистр масштаба, аналоговые ключевые элементы , два компаратора реверса, два элемента ИЛИ, отдэльный элемент НЕ, отдельный триггер, коммутатор, luyH-. .ирую1чие ключевые элементы, декадный делитель, триггеры пам ти, элемент йремённой задержки. Отдельный ключевой элемент, причем масгатабный делитель включен между измерительной и общей шинами устройства, первые входа масштабных компараторов соединены с выходом первого опорного источйика , вТорае входы - с выходами . соотйетствуКй их ступеней масштабного делител , а выходы - с входами кодового регистра масштаба, выход которого соединен с входом блока отоврё1Жени  дайных, аналоговые ключевые элементы, первые входы которых соеди- йены с выходами со6тветСтчуюш х ё У Пекей масштабного Целител , второй вход первого аналбгового ключа через элемент НЕ -с выходом масштабного |КОмпаратора, вторые входы последую;1йих аналоговых Ключей - с выходами соответствующих масштабных компараторов через последовательно соединённые элементы И и НЕ, а вторые входы элементов и - с выходами предадуиих масштабных компараторов, Опорный вход первого компаратора реверса соединен с выходом генератора ступенчатого напр жени , с первым входом дифференциального эле мёнта и через декадный делитель с обшей шиной устройства , вход перво г о: Компаратора реверса выходами аналоговых ключей, входами измерител ных компараторов, входом второго йгомкаратора реверса, опорный вход которого св зан с выходом дифференциального элемента, второй вход котсчрбго соелинен с выходом второго опорного источника. Выход первого компаратора.реверса непосредственно а выход второго компаратора реверса через отдельный элемент НЕ соединены р; йх да иотдельного триггера и пер вого элемента ИЛИ, выход которого Св зан с входами запуска генератора С гупёнчатого напр жени  и коммутатора и с входом элемента временной эадё1ржки, выход которого через отдельный ключевой элемент соединен с коко тируйвшм входом блока отображе ни  данных. Выходы отдельного триггера соединены с первым и вторым вхЬдами реверса генератора ступенча ftrro напр жени  и коммутатора, выхо ды которого через шунтирующие,ключе вые элементы подключены к ступен м -сШт1ётСТ вуйшйХ декад декадного делиТёЛ , а кодовый выход коммутатора с кодовым входом блока отображени  данных. Опорные входы измерительных к:о 1Ггараторов соединены с соответствующими ступен ми младшей декады декадного делител , а выходы - с йхожами второго элемента ИЛИ и триг геров пам ти, выходы которых соединены с цифровыми входами блока отображени  данных, а выход элемента ИЛИ - с управл ющим входом отдельного ключевого элемента. Стру kTyjpH а  элекТрическа   схема устройства приведена на чертеже. Устройство соДёрЖЙ т измерительную шину 1, общую шину 2, масштабный дел тель 3/ масштабные компараторы 4, элементы НЕ si элементы И 6, аналого вые элементы 7, опорный источник 8, кодовый регистр 9 масштаба, элемент ИЛИ 10, генератор 11 ступенчатого напр жени  с входом 12 запуска, вход ми 1J и 14 реверса и выходом 15, от ель:иый триггер 16, отдельный элемент НЕ 17, опорный источник 18, дифференциальный элемент 19, компара торы 20, 21 реверса, измерительные компараторы 22, «ом Утатор j23 дами 24, входами 25 и 26 рёверса, входом 27 запуска и кодовым выходом 28, шунтирующие ключевые элементы 29 декадный делитёл со ступе н ми 30 (R), 31 (R-10 ), , 32 {R10 ), и ступен ми 33 ЧК-Ю ), элемент ИЛИ 34, триггеры 35 пам ти, элемент 36 временной задержки о-тдельный ключевой элемент 37, блок 38 отображени  данных. Устройство работает следующим образом. Измер ема  величина, поступивша  на измерительную шину 1, преобразуетс  масштабным делителем 3, распредеЛ етс  по его ступен м и сравниваетс  параллельно в масштабных компараторах 4 с .набором уровней квантовани , образуемых на ступен х делител  3 образцовым сигналом опорного источника В..Уровень сигнала опорного источника 8 задаетс  равным максимальному значению сигнала генератора 1Ц (источника образцового сигнала последовательного уравновешивани ), который равен верхнему граничному значению условного младшего предела. Если измер ема  величина находитс  в границах условного младшего предела, то ни один из масштабных компараторов 4 не выдаст сигнала больше, равного, например, единичному . В этом случае инвертированным в элементе НЕ 5 нулевым сигналом масштабного компаратора 4, подсоединенного к измерительной шине 1,замкнетс  аналоговый ключевой элемент 7 в цепи измерительной шины 1 и оба компаратора 20 и 21 реверса, а также все измерительные компараторы 22 подключаютс , к измерительной шине 1. идновременно аналоговый ключевбй элемент V на каждом последующем выходе (последующей ступени) масштабного делител  3 оказываетс  разомкнутым нулевым сигналом элемента И 6, подключенного к масштабному компаратору 4 в цепи предыдущей ступени масштабного делител . ЕСЛИ измер ема  величина превышает условный млад1Шй предел, то соответствующа  часть масштабных компараторов 4, начина  с масштабного компаратора 4 на измерительной шине 1, срабатывает, а аналоговые элементы 7, подключенные параллельно этим масштабным компараторам 4, окажутс  разомкнутыми нулейыми сигналами соответствующих элементов И 6., Нулевым сигналом первого из несработавших компараторов 4,инвертированным в элементе НЕ 5 в цепи данного мастатабного компаратора 4, и единичным сигналом сработавшего масштабного компаратора 4, соседнего с данньо открываетс  ключевой элемент 7 подсоединенный параллельно данному масштабному компаратору, и тем самым оба компаратора 20 и 21 реверса « все измерительные компараторы 22 подключайотс  к соответствующему выходу масштабного делител  3, Ос- тальные а«алоговые ключевые элементы 7 остаютс  разомкнутыми. Таким обра зом, на вход компаратор.ов 20, 21 и 22 передаетс  масштабно-преобразог ванный измер емый сигнал,,но всегда в границах условного младшего преде В исходном состо нии (цепь внешнего сигнала сброса на чертеже не показана) все триггеры 35 наход тс  в нулевом положении, а все шунтирую щие ключевые элементы 29 закрыты сигналами крммутатора 23, тем ступени 30, 31, 32 декадного делител  оказываютс  закороченными. . Уровень единичной ступени выходного напр жени  генератора 11 выбир .аетс  в границах одной или несколь ких предпоследних декад кода измер емой величины, исход  из требований быстродействи  и точноети Измерений, а также количества ступеней 33 декадного делител . Чис ло декад остальн.ых ступеней декадного делител  и их номиналы из пере численного р да определ ютс  числом ступеней и амплитудой напр жени  ге нератора 11. Совместно с измеритель Н1лми компараторами 22 ступени 33 де кадного делител  образуют аналогоцифровой преобразователь считывани  работающий в пределах одной или нескольких лaдшиx декад, количество которых обусловлено требуемым быстродействием и допустимой погреш ностью измерений (числом уровней квантовани ), Указанные требовани  обеспечивают выбором оптимального соотношени  между значением уровн  единичной ступени напр жени  генератора 11 и числом ступеней 33 декадного делител  с измерительными компараторами 22, т.е. числом уровней квантовани  единичной ступени генератора 11 и соответственно изме р емого сигнала, исход  из возможного быстродействи  используемых элементов, с учетом временных (спек ральных) характеристик измер емого сигнала. Выходное напр жение генератора 1 распредел етс  по ступен м 33 с рав ным и посто нным прираиением, образу  равномерную шкалу квантовани  измер емого сигнала по уровню в ука saHHbix пределах. Если условный млад ший предел измерени  и амплитуда .напр жени  rejiepaTopa 11 равны , где п - число декад, требуемое количество уровней квантовани  Р, диапазон представлени  чисел в блоке аналого-цифрового преобразова тел ..считывани  10, где К - соответствуюшее число младших декад, то величина единичной ступени напр жени  генератора , а коли чество  тих ступеней выбираетс  рав ным - , т.е. равным Р- 10 . Генератор 11  вл етс  реверсивным . В исходном состо нии устройст ва выходное напр жение генератора 11 устанавливают на уровне первой ступени, равном Д . Так как ступени 30-32 декадного делител  закорочены, то напр жение д генератора 11 в качестве опорного распределитс  по измерительным компараторам 22 в соответствии с дискретными ступен ми33декадного делител . Опорное напр жение при этом на каждом измерительном компараторе 22 отличаетс  от соседнего измерительного компаратора на величину д/Ю Измер емый сигнал непосредственно или после масштабного преобразовани  сравниваетс  в измерительных компараторах 22 с указанной совокупностью (декадной шкалой) дискретных опорных уровней. Если измер емыйсигнал не превышает урЪвн  первой ступени напр жени  генератора 116, то срабатывает соответствующа  часть компараторов 22, сигналы сравнени  которых, представл ющие собой единичный код, запомн т подключенные к этим компараторам триггеры 35. Одновременно сигналы сравнени  через элемент ИЛИ 34и через HopMajjbHo открытый отдельный ключевой элемент 37 поступают в блок 38. По этим сигналам выполн етс  считывание единичного кода из триггеров 35 в пам ть блока 38. Положение -каждого триггера 35 однозначно определ етс  значением выходного сигнала, подключенного к нему измерительного компаратора 22, Вс кое изменение выходного сигнала компаратора 22, т.е. по вление на его выходе единичного или нулевого сигнала , отображаетс  соответствующим триггером и одновременно, по любому из этих сигналов сравнени  при изменении их значени  (фомируюиие цепи могут включатьс  в элемент ИЛИ 34 . или отдельный ключевой элемент 37), .выполн етс  считывание очередного текущего значени  кода из всех триггеров 35в блок 38. Если измер ема  величина остаетс  посто нной, то состо ние триггеров 35 также не мен етс . Таким образом, при изменени х измер емой величины в границах ступени напр жени  д генератора 11 обеспечиваетс  след щее параллельноеуравновешивание и кодирование прирашений этой величины, а также считывание соответствующих.единичных кодов в блок 38. В рассматриваемом случае организации кодировани  приращений и считывани  кодов исключаетс  избыточность отсчетов. Сигналы на переключение генератора 11 и коммутатора 23 формируют компараторы 20 и 21 реверса. Компаратор 21 реверса следит за изменением измер емой величиной и формирует СИ iHajfia управлени  при ее возрастании , а компаратор 20 реверса -

его умёнБрУенйй, К опорному входу компаратора 20 подводитс  напр гжёниё уменьшенное на величину и по сравйению с опорным напр жением компаратор а 21. Это до.стигаетс  вйлючен.йем Sустройство опорного источника 18, .напр жение которого в дифференциальном элементе вычитаетс  из опорного напр жени , подводимого к опорному входу компаратора 21 реверса/ т.е. из выходного напр жени  гейёратора 11. Когда прирашение измер емой, величины при ее возрастании достигнет уровн  д или превысит его, сработают оба компаратора реверса. Инвертированый в :элементе НЕ 17 единичный сигна сравнени  компаратора 20 при этом не будет воздействовать на цепи управлени  генератора 11 ГСН и коммутатора 23. в то же врем  единичный сигнал сравнени  компаратора 21 переключит отдельный триггер 16, запоминающий Очередность срабатУвани  компараторов 20, 21, который подтвердит или включит направление действи  генератора 11 (режим увеличени  ступенчатого напр жени ), а также коммутатора 23 (режим размыкани  шунтирующих ключевых элементов 29 и включени соответствующих ступеней декадного делител ). Одновременно сигнал сравнни  компаратора реверса 21 через элемент ИЛИ 10 воздействует на вход 12 запуска генератора 11 и вход 27 запуска коммутатора ,23. При этом генератор 11 переключаетс , и на его выходе формируетс  напр жение, равйое двум ступен м Д, а коммутатор 23 размыкает шунтирующий ключевой элемент 29 первой ступени 32 1(екадного . делител , непосредственно подключенной к цепочке ступеней 33. Так как при этом с увеличением напр жени  генератора 11 пропорционально возросло и сопротивление декадного делител  (общее сопротивление ступеней 33 равно сопротивлению одной ступени 32), то ггоиращение напр жени  на соседних ступен х 33 делител  сохранитс  прежним, равным/А./Ю, но возрастет при этом на каждой ступени 33 по абсолютному значению на величину л. Далее работа устройства - слежение за измер .ем-эй величиной в границах ступени & и считывание сигналов кодов с триггеров 35, кодового регис ра 9 и кодового выхода 28 коммутатора 23 (код коммутатора представл ет старшие декады измер емэй величины) происходит аналогично описанному.

При каждом перэключении генератора 11 и коммутатора 23 одновременно включаетс  элемент 36, выполненньй например в виде одйовибратора . Выход ий сигналом этого элемента 36 локируетс  отдельный ключевой э емёйт 37на й|5ёйй:пёреходйогЬг tijiouecda ое зеютэчени  генератора 11

8

и коммутатора 23 и тем самым исключаетс  считывание с триггеров 35 ложной информации. По завершении действи  сигнала элемента 36 из фронта его окончани  формируетс  импульс (цепи формировани  вход т в элемент 36 ипи отдельный ключевой элемент 37), который через деблокированный ключевой элемент 37 передаетс  в цепь считывани  блока 38.

По мере возрастани  измер емой величииь описайный процесс ее сравнени  с равномерной шкалой уровней квантовани , формируемой на ступен х 33 и измен юшёйс  на величину д в соответствии с последовательным росl-bM напр жени  генератора 11 и включением (деблокировкой) отдельных ступеней 32, 31, 30 декадного делител  в каждом такте по влени  сигнал сравнени  компаратора 21 реверса, а также считывание кодов повтор етс  до тех пор, пока измер ема  величина не начнет уменьшатьс . Когда измер емый сигйал уменьшитс  на величину , равную л , или несколько превысит ее, выходной сигнал .компаратора 20 реверса станет нулевым и после инвертировани  в. элементе НЕ 17 переключит отдельный триггер 16, который в свою очередь переключит генератор 11 в направлении уменьшени  выходного напр жени  дл  уравновешивани , а ко1«мутатор 23 - в направлении шунтировани  ступеней декадного делител , одновременно по инвеотированному (единичному) сигналу компаратора 20 реверса, выходное напр жеййе генератора . 11 уменьшитс  на одну ступень Д и коммутатор 23 отключит соответствующую ступень декадного дели тел . Таким образом, при уменьшении измер емой величины повтор етс  процесс ее уравновешивани , но уже пропорционально уменьшающимс  образцовым сигналом, формируемым генератором 11 на ступен х 33, с последовательным отключением (шунтированием ) ранее включенных в декадйый делитель ступеней. Отключение ступене .й при этом происходит в обратном пор дке, начина  с первой деблокированной, подключенной к обшей шине 2-й ступени. Как и при возрастаний измер емой величины, формирование уравновешивающего сигнала в процессе умейбшени  измер емого происходит с опережением во времени и по уровню на величину (л) т.е. выполн етс  слежение со скоростью , превышающей скорость из.ме- нени  измер емой величины на отдельных ее участках, заданных уровн ми квантовани , отсто щими друг от друга на .величину д .

Claims (1)

1.Муттер В.М. Аналого-цифровые след щие систеьчы. Л,, Энерги , 1974, с,20, рис. 1-3,

2,Шл ндин В.Н. Цифровые электроиэмеЬительные приборы. М., Энерги , 1972, с.255, рис. 6-8 (прототип ) ,