SU736132A1

SU736132A1 - Logarithmic analogue-digital converter

Info

Publication number: SU736132A1
Application number: SU782570780A
Authority: SU
Inventors: Александр Иванович Фесенко; Геннадий Васильевич Кондратьев; Владимир Сергеевич Борисюк
Original assignee: Тамбовский институт химического машиностроения; Предприятие П/Я Г-4554
Priority date: 1978-01-16
Filing date: 1978-01-16
Publication date: 1980-05-25

Description

Изобретение относится к вычислительной технике и может быть использовано для построения логарифмирующих и множительно-делительных устройств.The invention relates to computer technology and can be used to build logarithmic and multiplier dividing devices.

Известен логарифмический аналого-цифровой преобразователь, содержащий счетчик, источник опорных напряжений, выходы которого соединены с одними входами ключей, к другим входам которых подключен выход блока управления, выходы одной пары ключей подключены к первому входу интегратора, выход которого соединен со входом элемента сравненья [11.Known logarithmic analog-to-digital Converter containing a counter, a reference voltage source, the outputs of which are connected to one input of the keys, the other inputs of which are connected to the output of the control unit, the outputs of one pair of keys are connected to the first input of the integrator, the output of which is connected to the input of the comparison element [11 .

Недостаток такого преобразователя — низкая точность воспроизведения логарифмической зависимости.The disadvantage of this converter is the low accuracy of reproducing the logarithmic dependence.

Наиболее близким техническим решением к изобретению является логарифмический аналого-цифровой преобразователь, содержащий счетчики, элемент сравнения, первый вход которого соединен со входом преобразователя, генераторы опорного напряжения, выход первого из которых сое2 динен с первыми входами первого и второго ключей, а выход второго — с первыми входами третьего и четвертого ключей (2) .The closest technical solution to the invention is a logarithmic analog-to-digital converter containing counters, a comparison element, the first input of which is connected to the converter input, reference voltage generators, the output of the first of which is connected to the first inputs of the first and second keys, and the output of the second to the first inputs of the third and fourth keys (2).

Недостаток этого преобразователя сравнительно малая точность и относительно невысокое быстродействие, обусловлен— . ные наличием на выходе дополнительного интегратора начального напряжения перед началом цикла работы и записью в счет- чик ложной единицы в момент начала ра-. боты.The disadvantage of this converter is relatively low accuracy and relatively low speed, due to -. the presence of an additional integrator of the initial voltage at the output before the start of the operation cycle and the recording of a false unit at the moment of the start of operation. bots.

Цель изобретения — повышение точности работы преобразователя и его быстродействия.The purpose of the invention is to improve the accuracy of the Converter and its speed.

Поставленная цель достигается тем, что устройство содержит элементы И, элементы ИЛИ, блоки запаздывания, триггеры, регистр и блок преобразования 'код-аналог*', входы которого соединены с выходами первого счетчика й входами первого элемента И, выход блока преобразования 'код-аналог' соединен со вто ³ 736 рым входом элемента сравнения, выход которого через первый блок запаздывания соединен с первыми входами первого, второго и третьего счетчиков, второй вход третьего счетчика соединен с выхо— дом элемента сравнения и первым входом первого триггера, второй вход которого через второй блок запаздывания соединен со вторым входом первого счетчика и первым входом первого элемента ИЛИ, выход первого триггера подключен ко вторым входам ключей, третьи входы первого и четвертого ключей подключены к прямому выходу второго триггера и второму входу второго счетчика, а ин— 15 вёрсный выход второго триггера соединен с третьими входами второго й третьего ключей И с третьим входом второго счетчика, выходы первого и третьего ключей соединены со входами второго элемента 20 ИЛИ, выход которого подключен к третьему входу второго счетчика, выходы второго и Четвертого ключей соединены со входами третьего элемента ИЛИ, выход которого подключен к четвертому вхо— ²³ду первого счетчика, второй вход первого элемента ИЛИ подключен к выходу второго элемента И и третьему входу третьего счетчика, выход которого соединен со входом регистра, выход первого эле- ³⁰мента ИЛИ соединен с первым входом второго триггера, второй вход которого соединен с выходом первого элемента И, выходы второго счетчика соединены со входами второго элемента И.This goal is achieved in that the device contains AND elements, OR elements, delay units, triggers, a register and a code-to-analog * conversion unit, the inputs of which are connected to the outputs of the first counter and the inputs of the first AND element, the output of the conversion unit is a code-analog 'is connected to the ring ³⁷³⁶ WTO comparison input element, output of which through the first unit delay coupled to first inputs of first, second and third counters, the third counter second input connected to the reference element house The yields and the first input of the first trig An era, the second input of which through the second delay unit is connected to the second input of the first counter and the first input of the first OR element, the output of the first trigger is connected to the second key inputs, the third inputs of the first and fourth keys are connected to the direct output of the second trigger and the second input of the second counter, and the inverse 15 output of the second trigger is connected to the third inputs of the second second third keys AND to the third input of the second counter, the outputs of the first and third keys are connected to the inputs of the second element 20 OR, the output of which is under is connected to the third input of the second counter, the outputs of the second and Fourth keys are connected to the inputs of the third OR element, the output of which is connected to the fourth input ^{23 to the} first counter, the second input of the first OR element is connected to the output of the second AND element and the third input of the third counter, the output of which connected to the input of the register, the output of the first element ³⁰ OR is connected to the first input of the second trigger, the second input of which is connected to the output of the first element And, the outputs of the second counter are connected to the inputs of the second element I.

На чертеже приведена блок-схема устройства.The drawing shows a block diagram of a device.

Логарифмический аналого-цифровой преобразователь содержит счетчики 1, 2 и 3,- элемент 4 сравнения, первый вход которого соединен со входом преобразователя, генераторы 5 и 6, опорного напряжения, выходы которых соединены со входами соответствующих ключей 7, 8, 9 и 10. Кроме того, он содержит элементы И 11 и 12, элементы ИЛИ 13, 14 и 15, блоки 16 и 17 запаздывания, триггеры 18 и 19, регистр 20 и блок 21 преобразования код-аналог. Вход запуска преобразователя обозначен цифрой 22.The logarithmic analog-to-digital converter contains counters 1, 2 and 3, - a comparison element 4, the first input of which is connected to the converter input, generators 5 and 6, reference voltage, the outputs of which are connected to the inputs of the corresponding keys 7, 8, 9 and 10. In addition Moreover, it contains AND elements 11 and 12, OR elements 13, 14 and 15, delay units 16 and 17, triggers 18 and 19, register 20 and code-analog conversion unit 21. The drive start input is indicated by 22.

Преобразователь работает следующим образом.The converter operates as follows.

На вход 22 запуска преобразователя поступает импульс, который устанавливает в счетчике 1 (реверсивный счетчик) код Ν_ο заранее заданного числа и, одновременно, через элемент ИЛИ 15The pulse 22 is input to the converter start-up input 22, which sets the code Ν _{ο of} a predetermined number in counter 1 (reverse counter) and, simultaneously, through the OR element 15

132 4 переключает триггер 18 в единичное состояние или подтверждает это состояние. При этом на вход режим работы счетчика 1 с инверсного выхода триггера 18 поступает логический нуль, а на вход .режим работы счетчика 2-логическая единица. . Состоянию логический нуль на входах счетчиков 1 и 2 соответствует режим вычитания, а состоянию единицарежим суммирования импульсов. После прохождения импульса запуска через элемент 17запаздывания триггер 19 переключается в единичное состояние и открывает ключи 7 и 10. Ключи 8 и 9 при этом закрыты логическим нулем с инверсного выхода триггера 18. На выходах элементов ИЛИ 13 и 14 начинают формироваться потоки импульсов от генераторов 6 и 5 с частотами ί _Οί и ί _ог , которые поступают на основные входы счетчиков 1 и 2. Счетчик 1 работает в режиме вычитания, а счетчик 2 - в режиме суммирования. В счетчик 1 записывается число Ν,-Ν₀-{₀₁·1 , где 1 - время, а в счетчик 2 - число N₂ - £₀₂/t В момент времени 1₁ происходит обнуление счетчика 1, а на выходе элемента И 11 формируется импульс, который переключает триггер 18, закрывающий своими выходами ключи 7 и 10, открывающий ключи 8 и 9 и переводящий ' счетчик 1 в режим суммирования, а счетчик 2 - в режим вычитания. В счетчике 2 при этом записывается число132 4 switches the trigger 18 to a single state or confirms this state. In this case, the input mode of operation of the counter 1 from the inverse output of the trigger 18 receives a logical zero, and the input. Mode of operation of the counter 2 is a logical unit. . The state of logic zero at the inputs of the counters 1 and 2 corresponds to the subtraction mode, and the state is one mode of summation of pulses. After the start pulse passes through the delay element 17, the trigger 19 switches to a single state and opens the keys 7 and 10. The keys 8 and 9 are closed with a logic zero from the inverse output of the trigger 18. At the outputs of the OR elements 13 and 14, pulse flows from the generators 6 and 5 with frequencies ί _Ο ί and ί _og , which are supplied to the main inputs of counters 1 and 2. Counter 1 works in the subtraction mode, and counter 2 works in the summation mode. The number Ν, -Ν ₀ - { ₀₁ · 1, where 1 is the time, and the number 2 is the number N ₂ - £ ₀₂ / t is written to counter 1. At time 1 ₁ , counter 1 is reset, and the output of element 11 an impulse is formed that switches trigger 18, which closes keys 7 and 10 with its outputs, opens keys 8 and 9 and puts' counter 1 into summation mode, and counter 2 into subtraction mode. In counter 2, the number is written

В следующий' момент времени на вход счетчика 1 поступают импульсы с частотой f οι через ключ 9 и элемент ИЛИ 13, а на вход счетчика 2 - импульсы с частотой ίοι через ключ 8 и элемент ИЛИ 14. Числа, записываемые в счетчике 1 и 2, равныAt the next moment of time, pulses with a frequency f οι come through the key 9 and the OR element 13 to the input of the counter 1, and pulses with a frequency ίοι through the key 8 and the OR element 14 go to the counter 2 input. The numbers recorded in the counter 1 and 2, are equal

Nrofoa-t·,Nrofoa-t

Νχ ^_ fol'll ^- f οι ’ t- .Νχ ^_ fol'll ^- f οι 't-.

После обнуления счетчика 2 в момент времени в счетчике 1 записывается число Μ,= Γ_Οχ42., с учетом | ’After resetting counter 2 at the moment in time, the number Μ, = Γ _Ο χ42. Is written in counter 1, taking into account | ''

N. - р ‘ N_o .N. - p 'N _o .

¹ 01 ¹ 01

В суммирующем счетчике 3 записывается единица с выхода элемента/ И 12 и одновременно через элемент ИЛИ 15 осуществляется переключение триггераIn the totalizing counter 3, the unit is recorded from the output of the element / AND 12 and at the same time the trigger is switched through the element OR 15

18. Далее описанный цикл работы преобразователя повторяется до тех пор, пока сигнал с выхода блока 21 преобразования 'код—аналог * не станет равным U* ₅на входе элемента 4 сравнения. В этом случае на выходе элемента 4 сравнения формируется импульс, который осуществляет перенос числа из счетчика 3 в регистр 20, переключение триггера 19 10 в нулевое состояние и через элемент запаздывания 16 устанавливает счетчики 1, 2 и 3 в нулевые состояния (подтверждая эти состояния и исключая накопление ошибки от случайных помех в 15 процессе работы). При числе К, записанном в счетчике 3, в счетчике 1 записано число м-(4ϋΓ·ν. · »18. Next, the described operation cycle of the converter is repeated until the signal from the output of the code-analog * conversion unit 21 becomes U * ₅ at the input of the comparison element 4. In this case, an impulse is generated at the output of the comparison element 4, which transfers the number from counter 3 to register 20, switches the trigger 19 10 to the zero state and sets the counters 1, 2 and 3 to zero states through the delay element 16 (confirming these states and excluding accumulation of error from random interference in the 15th process). With the number K recorded in counter 3, the number m- (4ϋΓ · ν. · "

X Or ·X Or

Равенство напряжений на входах элемента 4 сравнения с выхода блока 21 и входного U_x определяет соотношения 25The voltage equality at the inputs of the element 4 comparison with the output of block 21 and the input U _x determines the ratio of 25

Или · гдеПхии₀— 30 соответственно преобразуемое напряжение и напряжение, принимаемое часто за единицу.Or · gdePhii ₀ - 30, respectively, to convert the voltage and the voltage of the receiving portion of the unit.

Предложенное устройство позволяет 35 повышать точность преобразования и быстродействие по сравнению с известным устройством, исключив полностью временную и температурную нестабильности, . запись ложной 'единицы* в счетчик, а ⁴⁰также ошибки регистрации нулевых значений интегратора за счет применения' элементов дискретной вычислительной техники и начале работы преобразователя по логарифмированию входного сигнала непосредственно в момент запуска.The proposed device allows 35 to increase the conversion accuracy and speed compared to the known device, eliminating completely temporary and temperature instabilities,. writing a false 'unit * to the counter, and ⁴⁰ also errors in registering zero values of the integrator due to the use of' elements of discrete computing technology and the beginning of the converter's operation to log the input signal immediately at the time of launch.

Claims

3 eye of the comparison element, the output of which through the first delay unit is connected to the first inputs of the first, second and third counters, the second input of the third counter is connected to the output of the comparison element and the first input of the first trigger, the second input of which is connected to the second the input of the first account and the first input of the first element OR, the output of the first trigger is connected to the second inputs of the keys, the third inputs of the first and fourth keys are connected to the forward output of the second trigger to the second input The second counter, and the inverse output of the second trigger are connected to the third inputs of the second and third 1X keys and to the third input of the second counter, the outputs of the first and third keys are connected to the inputs of the second OR element, the output of which is connected to the third input of the second counter, the second and The fourth key is connected to the inputs of the third OR element, the code of which is connected to the fourth input of the first counter, the second input of the OR element is connected to the output of the second AND element and the third input of the third counter, whose output Inonii with register input, the output of the first OR element connected to the first input of the second flip-flop. The second input is connected to the output of the first element I. The outputs of the second counter are connected by the inputs of the second element I. The drawing shows the block diagram of the device. The logarithmic analog-to-digital converter contains counters 1, 2. and 3, - the comparison element 4, the first input of which is connected to the converter input generators 5 and 6, of the reference module, the outputs of which are connected to the inputs of the corresponding keys 7, 8, 9 and 10 In addition, it contains AND 11 and 12, OR elements 13 14 and 15, blocks 16 and 17, 1n delay, triggers 18 and 19, register 2O, and code-analog conversion block 21. Converter start is indicated by the number .22. The Converter operates as follows. And the converter start input 22 receives a pulse, which sets the counter in counter 1 (reversible counter) code NO of a predetermined number and, at the same time, switches the trigger 18 into one single state through the OR element 15 324 or confirms this state. In this case, the input mode of the counter 1 from the inverted output of the trigger 18 receives a logical zero, and the input mode of the counter 2-logical unit. . The state of a logical zero at the inputs of counters 1 and 2 corresponds to the subtraction mode, and the state of one is the sum of pulses. After the start-up pulse passes through the retracting element 17za11, the trigger 19 switches to a single state and opens keys 7 and 10. The keys 8 and 9 are closed by a logical zero from the inverse output of the trigger 18. At the outputs of the elements OR 13 and 14, pulse flows from generators 6 and 5 with frequencies och and f og. which arrive at the main inputs of counters 1 and 2. Counter 1 operates in the subtraction mode, and counter 2 operates in the summation mode. The number 1 is recorded in counter 1, No-foi-t, where t is time, and counter 2 is the number Nj 02. At time t, counter 1 is reset, and the output of element 11 is formed and a pulse is generated that switches trigger 18 the keys 7 and 10, which are closed with their outputs, open the keys 8 and 9 and transfer the counter 1 to the summation mode, and the counter 2 to the subtraction mode. In counter 2, the number N -foj-ti is recorded. At the next moment of time, pulses with frequency ioi are sent to the input of counter 1 via key 9 and the element OR 13, and to the input of counter 2 - pulses with frequency 1 ° | through the key 8 and the element OR 14. The numbers recorded in the counter 1 and 2 are equal to N, fire - i NZ - foi-trb.-t. After zeroing counter 2 at time i. counter 1 records the number N /, :: fottj., taking into account 1 f. In summing counter 3, the unit from the output of the AND 12 element is recorded and at the same time through the OR 15 5 element the trigger 18 is switched. Until such time as the signal from the output of the conversion unit 21, the code analog will not be equal to Ux at the input of the comparison element 4. In this case, at the output of the comparison element 4, a pulse is formed that transfers the number from counter 3 to register 20, switches trigger 1 to the zero state, and through the delay element 16 sets counters 1, 2 and 3 to zero states (confirming these states and excluding the accumulation of errors from random interference during operation). When the number K recorded in the counter 3, in the counter 1 is recorded a number. aiV The equality of the voltages at the inputs of the element 4 in comparison with the output of the block 21 of the input Ux determines the ratio to - ogau; where T / x and Uo are respectively the transformed stresses and the stresses often taken as a unit. The proposed device allows to increase the conversion accuracy and rotations compared to the known device, eliminating completely temporal and temperature instabilities, writing a false unit to the counter, as well as registration errors of the integrator by using elements of discrete computational techniques and starting the operation of the input logarithm signal at the time of launch. Claims A logarithmic analog-to-digital converter containing counters, a comparison element, the first input is connected to the input of the converter, and the reference voltage generators, the output of the first of which is connected to the first 32 inputs of the first and second switches, as well. the output of the second is with the first and the inputs of the third and fourth keys, characterized in that, in order to increase accuracy and efficiency, it contains AND elements, OR elements, delay blocks, triggers, a register, and a code-analog conversion unit whose inputs are connected to the outputs of the first counter and the inputs of the first element I, the output of the code analog counterpart, is connected to the second input of the comparison element, the output of which is connected to the first inputs of the first, second and third counters through the first delay unit the meter is connected to the output of the reference element and the first input of the first trigger, the second input of which is connected to the second input of the first trigger through the second input of the first counter and the first input of the first OR element, the third trigger of the first and fourth KLEO - whose connected to the forward output of the second trigger and the second input of the second counter, and the inverse output of the second trigger connected to the third inputs of the second and third keys to the third input of the second counter, the outputs of the first The third key is connected to the inputs of the second element OR, the output of which is connected to the third input of the second counter, the outputs of the second and fourth keys are connected to the inputs of the third element OR whose output is connected to the fourth input of the first counter, the second input of the first element OR connected to the output of the second element AND and the third input of the third counter, the output of which is connected to the input of the register, the output of the first element OR is connected to the first input of the second trigger, the second input of which is connected to the output of the first element And, the second counter outputs are connected to inputs of the second element I. Sources of information received into account when ekspertioo 1.Avtorskoe № Certificate USSR 424171, cl. G 06 G7 / 24, 1974.

2. The author's testimony of the USSR NO 547785, class, Q About G 7/24, 1977 (prototype).