SU736101A1 - Устройство дл прерывани программ - Google Patents

Description

Изобретение принадлежит к вычислительной технике и может быть использовано в системах прерывания цифровых вычислительных машин.

Известно устройство для обработки запросов с контролем очередности, со- ⁵ держащее блок памяти, записывающий и считывающий кольцевые счетчики, формирователь импульсов, соединенный с шифратором, первые схемы И, первые входы которых соединены с шифратором,, вторые входы связаны с выходами записывающего счетчика, схемы ИЛИ, соединенные с входами дешифратора, вторые схемы И, первые входы которых соедийены с выходами ячеек памяти, вторые входы - с выходами считывающего счетчика ,а выходы соединены с соответствующими входами схем ИЛИ [1]. Входы блока контроля наличия информации соедине- _м ны с выходами ячеек памяти, а выходы соединены с первыми входами схемы запрета и третьих схем И и с входами блока синхронизации, первый и второй выхо2 ды которого соединены с входами соответствующих счетчиков, вторые входы третьих схем И соединены с выходами записывающего счетчика и с вторыми входами схем запрета, а выходы третьих схем И через схему ИЛИ соединены со счетным входом записывающего счетчика. Счетный вход считывающего счетчика соединен с выходом датчика окончания обслуживания и с третьими входами вторых схем И.

Большое количество аппаратуры и отсутствие контроля соответствия выбранного запроса дисциплине обслуживания запросов, делает это устройство несовершенным. Известно устройство для прерывания программ, содержащее регистр прерывания, регистр защиты, схему выявления разрешенных прерываний, счетчик, дешифратор, схему управления, сумматор, группы вентилей, схемы свертки, регистр контрольного кода защиты, схемы ИЛИ, логическую схему, регистр номера прерывания и регистр контрольного кода номр->

ра прерывания [2]„ Первый вход устройства через первую группу вентилей соединен с первой схемой свертки. Второй вход устройства через регистр защиты подключен к первому входу схемы ИЛИ, вторым входом связанной с регистром прерывания, и через регистр контрольного кода защиты - к входу сумматора. Выход схемы выявления разрешения прерываний через вторую группу вентилей соединен с первыми входами логической схемы и второй схемы свертки, вторые входы которых подключены к схеме управления. Выход схемы ИЛИ через третью группу вентилей соединен с третьей схемой свертки. Выходы второй и третьей схем свертки и первый выход логической схемы подключены к сумматору, остальные входы которого соединены, соответственно, с выходами первой схемы свертки и схемы управления, а выходы сумматора соединены с регистром контрольного кода номера прерывания и схемой управления, подключенной к второму выходу логической схемы и к второму входу регистра контрольного

736101 4 нительный вход сумматора через элемент И соединен с выходами триггера и управляющего элемента ИЛИ.

работоспособность этого уст— процессе работы не контролиизобретения является повыше—

Однако ройства в руется.

Целью ние достоверности работы.

Это достигается тем, что в устройство введены группа элементов ИЛИ, блок предсказания приоритетов, первый и второй полусумматоры, второй, третий и четвертый элементы ИЛИ, причем, инверсные выходы регистра прерываний и регистра масок-соединены соответственно с первыми и вторыми входами элементов ИЛИ группы, четные выходы группы элементов ИЛИ соединены с четными входами блока предсказания приоритета, а не — четные выходы группы элементов ИЛ И соединены с нечетными входами блока предсказания приоритета, прямой выход блока предсказания приоритета соединен с первым входом первого полсумматора, второй вход которого соединен с вь-хо— дом второго элемента ИЛИ, входы кото— кода номера прерывания, один выход схемы управления соединен через счетчик и дешифратор с входами второй, третьей и четвертой групп вентилей. Второй вход четвертой группы вентилей связан со схемой управления, а выход - с регистром прерывания и первой схемой свертки. Первый вход регистра номера прерывания соединен со схемой управления, а вход - со счетчиком, выход которого подключен к второму входу регистра номера прерываний.

Недостатками такого устройства являются наличие большого количества аппаратуры и малое быстродействие, обусловленное последовательным сложением информации на сумматоре, а также тем, что при возникновении сбоя или отказа повторяется цикл работы устройства и только затем выдается сигнал ошибки.

Наиболее близким по технической сущности к изобретению является устройство для прерывания программ, содержащее схему приоритета, входы которой соединен ны с выходами регистра прерываний и регистра масок, шифратор, входы которого соединены, с входами управляющего элемента ИЛИ и с основными выходами схемы приоритета, дополнительный выход которой соединен с выходной шиной устройства. и сумматор, основные входы которого соединены с выходами шифратора и регистра базового адреса [з]. Допол рого подключены к нечетным выходам блока приоритета, инверсный выход блока предсказаний приоритета подключен к первому входу второго полусумматора, второй вход которого соединен с выходом третьего элемента ИЛИ, входы которого соединены с четными выходами блока приоритета. Кроме того, выходы второго и третьего элементов ИЛИ подключены соответственно к первому и второму входам первого- элемента ИЛИ, при этом выходы первого и второго полу- сумматоров подключены к первому и второму входам четвертого элемента ИЛИ, выход которого является третьим выходом устройства. Блок предсказания приоритета содержит группу элементов НЕ, группу элементов И,, элемент НЕ и пятый элемент ИЛИ, причем первый вход пятого элемента ИЛИ соединен с выходом первого элемента НЕ группы, а остальные входы пятого элемента ИЛИ соединены с выходами элементов И группы, первые входы которых соединены, соот— ветственно, с выходами элементов НЕ группы кроме первого, входы элементов НЕ группы являются нечетными входами блока предсказания приоритета, а четные входы блока предсказания приоритета соединены с вторыми входами элементов И группы, при этом группа входов каждого последующего элемента И кроме первого соединена со всеми вторыми вхо дами предыдущих элементов И группы, соответственно, а вход первого элемента И группы является вторым входом блока предсказания приоритета, выход пятого элемента И соединен с входом 5 элемента НЕ и является прямым выходом блока предсказания приоритета, а выход элемента НЕ является инверсным выходом блока предсказания приоритета.

Блок предсказания приоритета реали— 10 зует логическую функцию

P=X1+X2XW2X4-X5+.

X2-X4...XVM, |x2X4...Xn-i, если h четное;

если Ills (1) ~ ~ ~ нечетно е, где 4 4- обозначение двоичных ₂о переменных, каждая из которых соответствует сигналу на выходе одного из разрядных элементов ИЛИ группы; 25 И — максимально возможное в данной системе число запросов на прерывание.

Возможность контроля предлагаемого ³ устройства прерывания достигается путем сравнения на полусумматорах сигнала предсказанного приоритета и сигнала, вырабатываемого в действительности схемой приоритета. Блок предсказания прио— ³⁵ ритета прогнозирует приоритет запроса, подлежащий отработке, а второй и третий многовходовые элементы ИЛИ определяют четность или нечетность реально отраба40 тываемого запроса.

На фиг. 1 приведена схема предлагаемого устройства для прерывания программ} на фиг. 2 - схема блока предсказания приоритета. 45

Устройство для прерывания программ содержит регистр 1 прерываний и регистр масок, выходы которых соединены с входами блока 3 приоритета, а входы являются первым и вторым входами уст— ройства соответственно. Нечетные выходы 4 блока 3 приоритета соединены с входами второго многоаходового элемента ИЛИ 5. Четные выходы 6 блока приоритета соединены с входами треть© го многовходового элемента ИЛИ 7. Четные и нечетные выходы 6 и 4 блока 3 приоритета соединены также с входами шифратора 8. Инверсные выходы регистр' pa 1 прерываний и регистра 2 масок соединены с входами соответствующих разрядных элементов ИЛИ 9 группы, выходы которых соединены с входами блока 10 предсказания приоритета. Прямой выход 11 блока 10 предсказания приоритета соединен с первым входом первого полусумматора 12. Инверсный выход 13 блока 10 предсказания приоритета соединен с первым входом второго полусумматора 14. Выходы второго и третьего многовходовых элементов ИЛИ 5 и 7 соединены соответственно с вторыми входами полусумматоров 12 и 14, а также с входами первого элемента ИЛИ 15. Выходы полусумматоров 12 и 14 соединены с входами четвертого элемента ИЛИ 16, выход 17 которого соединен с шиной контроля и является третьим выходом устройства. Выходы первого элемента ИЛИ .15 и триггера 18 соединены с входами элемента И 19, выход которого соединен с третьим входом сумматора 20. Второй и первый входы сумматора 20 соединены с выходами регистра 21 базового адреса и выходами шифратора 8. Дополнительный выход (выход отсутствия прерываний) 22 схемы 3 приоритета соединен с выходной шиной устройства и является первым выходом устройства. Выходы первого, второго, третьего, чет— в ертого, И-4-г о раз ряд ных элем ентов _ ИЛИ 9 обозначены соответственно 23, 24, 25,26 и 27. Выход сумматора второй выход устройства, вход триггера третий вход устройства, а вход регистра базового адреса — четвертый вход устройства. Блок 10 предсказания приоритета содержит элемент ИЛИ 28, элементы 29 НЕ группы и группу элементов И 30. Дополнительный вход элемента ИЛИ 28 через элемент НЕ 29 группы соединен с выходом 23 первого разрядного элемента ИЛИ 9· группы. Основные входы элемента ИЛИ 28 соединены с выходами элементов группы И 30. Дополнительный вход каждого элемента группы И 30 соединен через элемент группы НЕ 29 и с выходом соответствующего разрядного элемента групп ИЛИ 9.

Вторые лходы каждого элемента И 30 группы соединены с выходами всех четных разрядных элементов ИЛИ 9 группы, предшествующих выбранному. Например, основной вход первого элемента И 30 группы соединен с выходом 24 второго разрядного элемента ИЛИ 9 группы. Допои— нительный вход первого элемента 30 И группы соединен через элемент НЕ 29 с выходом 25 третьего разрядного элемента ИЛИ 9 группы» Прямой выход элемента ИЛИ 28 является прямым выходом 11 блока 10 предсказания приоритета. Выход 13, связанный через элемент 31 НЕ с прямым выходом: элемента ИЛИ 28 является инверсным выходом блока 10 предсказания приоритета.

Устройство для прерывания программ функционирует следующим образом. Наличие запроса на прерывание фиксируется в регистре 1 прерываний» В регистре 2 масок по командам программы-диспетчера устанавливается код защиты от прерываний. Единичное значение в 1-М разряде кода соответствует разрешению прерывания.

Блок 3 приоритета обеспечивает выделение сигнала прерывания с более высоким приоритетом, который определяется слева направо из числа поступивших на схему сигналов прерывания, разрешенных кодом регистра 2 масок. Переход к программе прерывания происходит при наличии соответствующего запроса и разрешения со стороны программы-,диспетчера, которое фиксируется триггером 18. Выбранный сигнал запроса через второй и третий многовходовые элементы ИЛИ 5 и 7 и первый элемент ИЛИ 15 поступает на вход элемента И 19, с выхода которого на дополнительный вход сумматора 20 поступает управляющий сигнал при наличии разрешающего сигнала с выхода триггера 18.

Адрес начальной команды программы прерывания формируется суммированием на сумматоре 20 кода номера сигнала прерывания, который формируется шифратором 8, и кода базисного адреса, расположенного в регистре 21 базисного адреса. Факт отсутствия незамаскированных прерываний отмечается наличием сигнала на выходе отсутствия прерывания 22 блока 3 приоритета. Устройство управления процессора перед выборкой следующей команды должно анализировать состояние этого выхода. Если сигнал на выходе 22 блока 3 приоритета есть, то выбирается очередная команда программы; если сигнала нет, то начинает выполняться операция прерывания.

Контроль работоспособности производится параллельно с функционированием устройства, При этом, во время отработки устройством прерывания очередного запроса на прерывание, на выходах группы разрядных элементов ИЛИ 9 формируется определенный код. Поскольку входы -1 -го разрядного элемента ИЛИ 9 5 группы соединены с инверсными выходами ΐ—го разряда регистра 1 прерываний И регистра 2 масок, то нуль в таком коде соответствует ситуациям, когда i -й запрос не замаскирован 1 —м триггером ¹⁰ регистра 2 масок» Во всех других случаях в —м разряде кода будет присущствовать 'единица. Код с выходов группы разрядных элементов ИЛИ 9 поступает на входы блока 10 предсказания приори— ¹⁵ тета. Блок 10 предсказания приоритета предназначен для того, чтобы по преобразованным элементами ИЛИ 9 группы кодам регистра 1 приоритета и регистра 2 .масок определить, четный или нечетный запрос должен выполняться (под четностью или нечетностью запроса понимается его порядковый номер в регистре 1 прерываний).

_2S Работа блока 10 предсказания приоритета отражена в табл. 1.

Таблица!

Х4'	хз	Х2	Х4	Р
0	0	0	0	1
0	0	0	1	0
0	0	1	0	1
0	0	1	1	1
0	1	0	. 0	1
0	1	0	1	0
0	1	1	0	1
0	1	1	1	0
1	0	0	0	1
1	0	0	1	0
1	0	1	0	1
1	0	1	1	1
1	1	0	0	1
1	1	0	1	0
1	1	1	0	1
1	1	1	1	X

736101 Ю

В этой таблице приведена логическая функция Р от четырех переменных. Как видно из таблицы функция Р=1, если она первая в порядке возрастания, равная нулю переменная X ; имеет нечетный 5 номер, и функция Р = О, если этот номер четный. Если учесть, что переменная X соответствует сигналу с выхода ΐ —го разрядного элемента ИЛИ 9 группы, нулевой уровень которого соответствует ¹⁰ незамаскированному запросу, то становится ясно, что функция Р = 1 в случае, если должен отрабатываться запрос, имеющий нечетный номер. Если же должен отрабатываться запрос с четным но- ¹⁵ мером, то функция Р = О.

Для случая четырех переменных функция Р имеет вид:

Р=х_гх₂х, (2)

В качестве примера рассмотрим случай, когда коды в регистре 1 приоритета, регистре 2 масок и на выходах группы разрядных элементов ИЛИ 9 соответствуют приведенным в табл. 2.

Таблица2

Код	Номер запроса
4	3	2	1
Код в регистре 1 приоритета	1	0	1	1	30
Код в регистре 2 масок		1	1	1	0	35
Код на выходах
разрядных элементов 9 ИЛИ	0	1	о	1
						40

Как видно из этой таблицы, не замаскированы из числа поступивших второй и четвертый запросы (ноль на выходе второго и четвертого разрядного элементов 9 ИЛИ группы). При этом, в соответствии с приоритетом, сначала должен выполняться второй (т.е. четный запрос). При этом, из выражения (2) функция Р=О+О.О=О (т.е. действительно предсказывается отработка четного запроса).

Из табл. 1 видно, что коду 1111 на выходе группы разрядных элементов 9 ИЛИ группы соответствует неопределенное значение функции Р. Действительно, код 1111 означает, что нет ни одного незамаскированного запроса на прерывание. Поскольку в общем случае поступле ние запроса есть событие -случайное, то предсказать, какой это будет запрос (четный или нечетный) невозможно. В этом случае работа схемы контроля блокируется сигналом с выхода отсутствия прерываний 22 схемы 3 приоритета до момента появления незамаскированного запроса.

В случае И переменных функция Р принимает вид (1). Блок 10 предсказания приоритета в общем случае и реализует функцию вида (1). При этом прямой выход 11 блока соответствует самой функции, а инверсный выход 13 — ее отрицанию.

Таким образом, если должен отрабатываться, например, нечетный запрос, то на выходе 11 блока 10 предсказания приоритета будет 1, на выходе 13-0. При этом, при правильной работе блока 3 приоритета должен появиться сигнал на одном из его нечетных выходов 4, на его четных выходах 6 сигналы должны отсутствовать. Следовательно, на выходе второго элемента ИЛИ 5 должна быть ,1, на выходе третьего элемента ИЛИ 7 — 'О'. В этом случае первый и второй полусумматоры 12 и 14 не вырабатывают сигнал несоответствия и с выхода 17 четвертого элемента ИЛИ 16 в шину контроля сигнал ошибки не поступает. В случае же ошибки, например, если блоком 3 приоритета вместо нечетного запроса выберется четный, на выходе третьего элемента ИЛИ 7 появится '1', на выходе второго элемента ИЛИ 5 Ό' и полусумматоры 12 и 14 выработают сигнал несоответствия, вследствии чего с выхода 17 четвертого элемента ИЛИ 16 в шину контроля поступит сигнал ошибки. Аналогично выявляются двойные и многократные ошибки, когда вместо одного возбуждено несколько четных и нечетных выходов блока 3 приоритета. Кроме того, выявляются также случаи отсутствия сигнала на выходах блока 3 приоритета. Действительно, на одном из выходов 11 или 13 будет присутствовать '1', свидетельствующая о том, четный или нечетный запрос должен отрабатываться. На выходах же элементов 5 и ИЛИ 7 будет присутствовать логический О'. Следовательно, один из полусумматоров 12 и 14 выработает сигнал несоответствия и с выхода 17 четвертого элемента ИЛИ 16 в шину контроля поступит сигнал ошибки.

Надо отметить» что логическая 1' на выходе 17 четвертого элемента 16 ИЛИ воспринимается как сигнал ошибки только в соответствующие моменты времени и при отсутствии сигнала на выходе 22 отсутствия прерываний блока 3 приоритета (этот сигнал должен блокировать контроль в неопределенных ситуациях» связанных с отсутствием незамаскированных запросов). Ю

В. настоящее- время устройство прерывания является обязательным функциональным элементом любой вычислительной машины. С его помощью в ЦВМ реализуются такие функции, как обмен информацией ¹⁵ с внешними устройствами, разграничение доступа и защита памяти» реакция на сигналы аппаратурного контроля» комплексирование нескольких ЦВМ и организация различных режимов ах совместной работы» ²θ Следовательно, от своевременного обнаружения ошибок в работе устройства прерывания зависит эффективность функционирования ЦВМ в целом. Задача контроля работоспособности решается в предпагае- ²⁵ мом устройстве для прерывания программ. При этом предлагаемое устройство имеет ряд преимуществ перед известными.

Во-первых обнаруживается широкий класс ошибок, таких как нарушение дисциплины обслуживания запросов (вместо выбора запроса в соответствии с приоритетом выбирается запрос противоположной четности): появление пакетов ошибок (одновременно выбирается два и больше запросов на прерывание); отсутствие сигнала прерывания (в соответствии с приоритетом не выбирается ни один незамаскированный запрос).

Во-вторых при достаточно высокой достоверности контроля не требуется существенных дополнительных затрат аппаратуры, так как для организации контроля необходимо реализовать несложные логические функции.

В—третьих контроль осуществляется оперативно, так как поиск ошибок производится параллельно с выполнением операции прерывания»

Исходя из этого, предлагаемое устройство может найти широкое применение в вычислительной технике при проектировании систем прерывания ЦВМ.

Применение такого устройства при не* больших дополнительных затратах оборудования позволит повысить эффективность функционирования ЦВМ в целом за счет оперативного и достаточно достоверного контроля ее устройства прерывания.

Claims (2)

1. Изобретение принадлежит к вычислительной технике и может быть испопь зовано в системах прерьшани  цифровых, вычислительных машин. Известно устройство дл  обработки запросов с контролем очередности, содержащее блок пам ти, записывающий и считывающий кольцевые счетчики, формирователь импульсов, соединенньвй с щифратором, первые схемы И, первые входы которых соединены с шифратором, вторые входы св заны с выходами записывающего счетчика, схемы ИЛИ, соединенные с входами дешифратора, вторые схемы И, первые аходы которых соединены с выходами  чеек пам ти, вторые входы - с выходами считьшающего счетчика дв выходы соединены с соответствую щими входами схем ИЛИ ij. Входы бло ка контрол  наличи  информации соедине- ны с выходами  чеек пам ти, а выходы соединены с первыми входами схемы запрета и третьих схем И и с входами бло ка синхронизации, первый и второй выходы которого соединены с входами соогг- ветствующих счетчиков, вторые входы третьих схем И соединены с выходами записьшающего счетчика и с вторыми входами схем запрета, в выходы третьих схем И через схему ИЛИ соединены со счетным входом записьшающего счетчика . Счетный вход считьшающего счетчика соединен с выходом датчика окончани  обслуживани  и с третьими входами вторых схем И. Больщое количество аппаратуры и отсутствие контрол  соответстви  выбранного запроса дисциплине обслуживани  запросов , делает это устройство несовершенным . Известно устройство дл  поерьшани  программ, содержащее регистр прерывани , регистр защиты, схему вьшвлени  разрешенных прерьшанийв счетчик, дэшифратор , схему управлени , сумматор, группы вет-нлейр схемы свертки, регистр ко5ггрогтьного кода защиты, схемы ИЛИ логическую схр.му регистр номера прерываш5Я и регистр контрольного кода номй 3 pa прерывашш 2, ПервглЛ вх.ои у1:ггройст ва через первую группу вентилей соединен с первой схемой свертки, 13торой аход устройства через регистр зашиты подключен к первому аходу схемы ИЛИ вторым В.ХОДОМ св занной с регистром прерывани , и через регистр к.онтро шного кода защиты - к входу сумматора, Выход схемы вы влени  разрешени;  прерьшаний через вторую группу вентилей соединен с первыми входами логической схемы и второй схемы свертки, вторые аходы которых подключены к схеме управлени . Выход схемы ИЛИ через третью группу вентилей соединен с третьей схемой свертки Выходы второй и третьей схем свертки и первый выход логической схемы пошихючены к сумма тору, остальные аходы которого соединены , соответственно, с выходами первой схемы свертки и схемы управлеют   а вькоды сумматора соединены с регист ром контрольного кода номера прерывани  и схемой управлени , подключенной к второму вьвсоду логической и к второму входу регистра контрольного кода номера npepbmaifflHj один выход схемы управлени  соединен через счетчик и дешифратор с входами второй, третьей и четвертой групп Второй вход четвертой группы вентилей св зан со схемой управлени , а выход - с регистром прерывани  и первой схемой свертки. Первый вход регистра номера прерывани  соединен со схемой упреьлэ ни , а вход - со счетчиком, выход которого подключен к второму входу регистра номера прерьшанийе Недостатками такого устройства  вл  ютс  наличие большого каличества аппаратуры и малое быстродействие, обуслов ленное последоват&пьнььм сложением ИН формации на сумматоре, а тшснсе тема что при возникновении сбо  Ш1К отказа повтор етс  цикл работы устройства и только затем выдаетс  сигнал ошибки Наибсмтбе близким по тахнической сущ ности к изобретению  вл етс  устройство дл  прерывани  программ, содержгьшее схему приоритета, аходы которой соединв ны с выходами регистра прерьюаш1й к ре гистра масок, шифратор, входы которого соединены,с входаки управлшощего эле ИЛИ и с основныкта выходаьлз схемы приоритета дополнительный внкод которой соединен с выходной шиной устpoEciBaf н суь-иматор ocHoBiibie входы которого соединень с выходами шифратора и регистра базового адреса Допол01 нительный вход сумматора через элемент И соединен с выходами тршчера и управл ющего элемента ИЛИ, Однако работоспособность этого устройства в процессе работы не контрапи- руетсЯф Целью изобретени   вл етс  повышение достоверности работы. Это достигаетс  тем, что в устройств во введены группа элементов ИЛИ, блок предсказани  приоритетов, первый и второй пoлycy iмaтopы5 второй, третий и четвертый элементы ИЛИ, причем, инверс- шые выходы регистра прерьшаний и регистра масок-соединены соответственно с первыми и вторыми входами элементов ИЛИ группы, четные выходы группы элементов ИЛИ соединены с четными входами блока предсказани  приоритета, а не - четные вькоды группы элементов ИЛ И соединены с нечетными входами блока предсказани  приоритета, пр мой выход блока предсказани  приоритета соединен с первым входом первого полсумматора, второй аход которого соединен с выходом второго элемента ИЛИ, аходы которого по;цшючены к нечетным выходам блока прирритета8 тшерсный выход блока предсказаний приоритета подключен к первому второго полусумматора, второй аход которого соединен с выходом третьего элемента ИЛИ, входы которого соединены с четными выходами блока приоритета. Кроме того, выходы второго и третьего элементов ИЛИ подключены соответственно к первому и втором входам первого- элемента ИЛИ, при этом, выходы первого и второго полусумматоров подключены к первому и вто- РОК-ГУ взсодем четвертого элемента И/ТИ, выход которого  вл етс  третьим выходом устройства Емок предсказани  приоритета содержит группу элементов НЕ, группу элементов И,, элемент НЕ и п тый элемент ИЛИ5 причем первый вход п того элемента ИЛИ соединен с выходом первого элеме 1та НЕ группы, а остальlibie вхо ы п того элемента ИЛИ соединены с выходами элементов И группы, первые входы которых соединены, соответственно с выходами элементов НЕ группы кроме nepBorOs входы элементов НЕ группы  вл 10тС5Т нечетными входами блока предсказани  приоритета, а четные входы биока предсказани  приоритета соедине{а1 с вторыми входами элементов И группы, при этом группа входов каж до,го послэд- ощего элемента И кроме первого соединена со всеми вторыми аходами предьщущшс элементов И группы, соответственно, а аход первого элемента И группы  вл етс  вторым входом блока предсказани  приоритета, выход п того элем;ента И соединен с аходом элемента НЕ и  вл етс  пр мым выходом блока предсказани  приоритета, а выход элемента НЕ  вл етс  инверсным выходом предсказани  приоритета. Блок предсказа ш  приоритета реализует логическую функцию )С5- Х2-Х4-)(5. ..,..Xh-1, x2-X4...Xn-i, если п четное; если Пнечетное . ... обозначение двоичных переменных, канода  из которых соответствует сигналу на выходе одного из разр дных: элементов ИЛИ группы И - максимально возможное в данной системе число запросов на пр рывание. Возможность контрол  предлагаемого устройства прерывани  достигаетс  путем сравнени  на полусумматорах сигнала предсказанного приоритета и сигнала, вырабатьшаемого в действительности схе мой приоритета. Блок предсказани  приоритета прогнозирует приоритет запроса, подлежащий отработке, а второй и третий многоаходовые элементы ИЛИ определ ю четность или нечетность реально отрабатываемого запроса, На фиг, 1 приведена схема предлагае мого устройства дл  прерьшани  програм на фиг, 2 - схема блока предсказани  пр оритета. Устройство дл  прерьшани  программ содержит регистр 1 прерьшаний и регист 2масок, выходы которых соединены с входами блока 3 приоритета, а входы  вл ютс  первым и вторым входами уст ройства соответственно. Нечетные выходы 4 блока 3 приоритета соединены с входами второго многоаходового элемента ИЛИ 5. Четные выходы 6 бпока 3приоритета соединены с входами треть го многовходового элеме1гга ИЛИ 7,,Чет ны а и нечетные выходы 6 и 4 блока 3 приоритета соединены также с входами шифратора 8. Инверсные выходы perHciv 7 1 pa 1 прерьшащ1й и регистра 2 масок соединены с входами соответствующих разр дных элемет-ов ИЛИ 9 группы, выходы которых соединены с входами блока 10 предсказани  приоритета. Пр мой выход 11 блока Ю предсказани  приоритета соединен с первым входом первогх) полусумматора 12. Инверсньц выход 13 блока 1О предсказани  приоритета соединен с первым входом второго полусумматора 14. Выходы второго и третьего многовходовых элементов ИЛИ 5 и 7 соединены соответственно с вторыми входами полусум-. маторов 12 и 14, а также с входами первого элемента ИЛИ 15, Выходы полусумматоров 12 и 14 соединены с входами четвертого элемента ИЛИ 16, выход 17 которого соединен с шиной KOHI род  к  вл етс  третьим выходом уст ройства. Выходы первого элемента ИЛИ .15 и триггера 18 соединены с входами элемента И 19, выход которого соединен с третьим входом сумматора 20, Второй и первый аходы сумматора 2О соединены с выходами регистра 21 базового адреса и выходами шифратора 8, Дополнительный выход (выход отсутстви  прерываний) 22 схемы 3 приоритета соэдинен с выходной шиной устройства и  вл етс  первым выходом устройства. Выходы первого, второго, третьего, четвертого , И--1-го разр дных элементов. ИЛИ 9 обозначены соответственно 23, 24, 25,26 и 27, Выход сумматора второй выход устройства, аход триггера третий вход устройства, а аход регистра базового адреса - четвертый вход устройства . Блок 10 предсказани  приоритета содерндат элемент ИЛИ 28, элементты 29 НЕ группы и группу элементов И ЗО, Л.ополнитвпьный вход элемента ИЛИ 28 через элемент НЕ 29 группы соединен с выходом 23 первого разр дного элемента ИЛИ 9: группьи Основные аходы элемента ИЛИ 28 соединены с выходами элементов группы И ЗО. Дополнительный вход канадого элемента группы И 30 соединен через элемент группы НЕ 29 и с выходом соответствутощего разр дного элемента групп ИЛИ 9, Вторые ходы каждого элемента И ЗО группы соединены с выходами всех чет- Hbix разр дных элементов ИЛИ 9 группы, предшествующих выбранному. Например, основной аход первого элемента И ЗО группы соединен с выходом 24 второго разр дного элемента ИЛИ 9 группы, Допоп- 77 нительный вход первого элемента 30 И группы соединен через элемент НЕ 29 с вьрсодом 25 третьего разр дного элемента ИЛИ 9 группы. Пр мой вьосод элемента ИЛИ 28  вл етс  пр мым выходом 11 блока Ю предсказани  приори тета. Выход 13, св занный через элемент 31 НЕ с пр мым вькодом: элемента ИЛИ 28  вл етс  инверсным выходом блока 1О предсказани  приорит п:а. Устройство дл  прерьшани  программ функционирует следующим образом. Нали чие запроса на прерывание фиксируетс  в регистре 1 прарьтаний. В регистре 2 масок по командам программы-диспатчара устанавливаетс  код зажиты от прерываний . Единичное значение в-J-Mразр де кода соответствует разрешению прерывани . Блок 3 приоритета обеспечивает вы- деление сигнала прерьюани  с более высоким приоритетом, который определ етс  слева направо из числа поступивших на схему сигналов прерывани , разрешенных кодом регистра 2 масок. Переход к программе прерьшани  происходит при наличии соответствующего запроса и разрешени  со стороны программьь-,диспатче- ра, которое фиксируетс  триггером 18. Выбранный сигнал запроса через второй и третий многовходовые элементы ИЛИ 5 и 7 и первый элемент ИЛИ 15 поступает на вход элемента И 19, с которого на дополнительный вход сумматора 2 О поступает управл ющий с цгнал при наличии разрешающего сигнала с вьь хода триггера 18. Адрес начальной команды программы прерьшани  формируетс  суммированием на сумматоре 20 кода номера сигнала прерьшани , который формируетс  шифра-i тором 8, и кода базисного адреса, расположенного в регистра 21 базисногх) адреса. Факт отсутстви  незамаскированных прерьшаний отмечаетс  наличием сигнала на выходе отсутстви  прерьша- ни  22 блока 3 приоритета Устройство управлени  процессора перед выборкой следующей команды должно аналКЗировать состо ние этого выхода,. Если сигнал на выходе 22 блока 3 приоритета есть, то выбираетс  очередна  команда программы; если сигнала нет, то начинает выполн тьс  операци  прерывани . Ко1ггроль работоспособности производитс  параллельна с функционированием устройства, При этом во врем  спработ- ки устройством прерьшани  очередного 1 запроса на прерьшание, на выходах группы разр дных злемегегов ИЛИ 9 формируетс  определенный Код. Поскольку входы -1 -го разр дного элемента ИЛИ 9 группы соединены с инверсными -выходами 1-го разр да регистра 1 прерьшаний И регистра 2 масок, то нуль в таком коде соответствует ситуаци м, когда i-и запрос не замаскирован 1 -м триггером регистра 2 масок. Во всех других случа х в .л -м разр де кода будет присутствовать единица. Код с вькодов группы разр дных элементов ИЛИ 9 поступает на входы блока 1О предсказани  приоритета . Блок 1О предсказани  приоритета предназначен дл  того, чтобы по преобразованным элементами ИЛИ 9 группы кодам регистра 1 приоритета и регистра 2 масок определить, четный или нечетный запрос должен вьтолн тьс  (под чет ностью или нечетностью запроса понимаетс  его пор дковый номер в регистре 1 прерьшаний). Работа блока 10 предсказани  приоритета отражена в табл, 1. Таблица В этой таблице приведена погилеска  функци  Р от четьфех переменных. Как видно из таблицы функци  , если он перва  в пор дке возрастани , равна  нулю переменна  X имеет нечетный номер, к функци  Р О, если этот номер четный. Если учесть, что переменна  X соответствует сигналу с выхода i-го разр дного элемента ИЛИ 9 групп нулевой уровень которого соответствует незамаскированному запросу, то станови с   сно, что функци  Р 1 в случае, если должен отрабатыватьс  запрос, имеющий нечетный номер. Если же дсшжен отрабатыватьс  запрос с четным но мером, то функци  Р О, Дл  случа  четырех переменных функ ци  Р имеет вид: ,(2) В качестве примера рассмотрим случай , когда коды в регистре 1 приоритет регистре 2 масок и на выходах группы разр дных элементов ИЛИ 9 соответствуют приведенным в табл, 2, Таблица2 Код в регистре 1 приоритета 1О Код в регистре 2 масок11 Код на выхода.х разр дных элементов 9ИЛИ О1 Как видно из этой таблицы, не замас кированы из числа поступивших второй и четвертый запросы (ноль на выходе второго и четвертого разр дного элементов 9 ИЛИ группы). При этом, в соответствии с приоритетом, сначапа должен выполн тьс  второй (т.е. четный запрос). При этом, из выражени  (2) функци  . {т,е, действительно предсказываетс  отработка четного запроса). Из табл. 1 видно, что коду 1111 на выходе группы разр дных элементов 9 ИЛИ группы соответствует неопредепе ное значение функции Р, Действительно, код 1111 означает, что нет ни одного незамаскированного запроса на прерьша- йие. Поскольку в общем случае поступавHHG запроса есть событие-случайное, то предсказать, какой это будет запрос (четный или нечетный) невозможно. В этом случае работа схемы контрол  блокируетс  сигналом с выхода отсутстви  прерываний 22 схемы 3 приоритета до момента по влени  незамаскированного запроса, В случае И переменных функци  Р принимает .вид (1), Блок 1О предсказани  приоритета в общем случае и реализует функцию вида (1). При этом пр мой вькод 11 блока соответствует самой функции, а инверсный выход 13 ее отрицанию. Таким образом, если должен отрабатьшатьс , например, нечетный запрос, то на выходе 11 блока 10 предсказани  приоритета будет 1, на выходе 13 - О. При этом, при правильной работе блока 3 приоритета должен по витьс  сигнал на одном из его нечетных выходов 4, на его четных выходах 6 сигналы должны отсутствовать. Следовательно , на выходе второго элемента ИЛИ 5 должна быть ,1 , на выходе третьего элемента ИЛИ 7 - О, В этом случае первый и второй полусумматоры 12 и 14 не вырабатывают сигнал несоответстви  и с выхода 17 четвертого элемента ИЛИ 16 в шину контрол  сигнал ошибки не поступает, В случае же ошибки, например, если блоком 3 приоритета вместо нечетного запроса выберетс  четный, на выходе третьего элемента ИЛИ 7 по витс  , на выходе второго элемента ИЛИ 5 О и полусумматоры 12 и 14 выработают сигнал несоответстви , вследствин чего с выхода 17 четвертого элемет-а ИЛИ 16 в шину контрол  поступит сигнал ошибки. Аналогично вы вл ютс  двойные и многократные ошибки, когда вместо одного возбуждено несколько четных и нечетных выходов блока 3 приоритета . Кроме того, вы вл ютс  также случаи отсутстви  сигнала на выходах блока 3 приоритета. Действительно, на одном из выходов 11 или 13 будет присутствовать , свидетельствующа  о том, четный или нечетный запрос должен отрабатыватьс . На выходах же элементов 5 и ИЛИ 7 будет присутствовать логический О . Следовательно, один из полусумматоров 12 и 14 выработает сигнал несоответстви  и с выхода 17 четвертого элемента ИЛИ 16 в 1лину контрол  поступит сигнал ошибки. ,117 Надо отмет-итьа что логическа  1 на выкоде 17 четвертого элемента 16 ИЛИ воспринимаетс  как снгна ;. ошибки только в соотвотствующие моменты времени и при отсутствии сигна- ла на выходе 2.2. отсутстви  прерьпзаний блока 3 приоритета (этот сигнал должен блокировать контроль в неопределенных ситуалиах, св занных с отс т-стни ем незамаскированньЕК запросов). В. насто щее- врем  устройство прерывани   вл етс  об зательным функционалЬ ным элементом любой вычислительной ма шины, С его помощью в ЦВМ реализ тот-с  такие функции, как обмен информацией С внеигними устройствами, разграничение доступа и защита пам тИе реакци  на сиг налы аппаратурного контрол , комп,пекси рование нескольких ЦВМ и организаци  различных режимов их совместной работы Следовательно, от своевременного обнару жени  ошибок в работе устройства преры вани  зависит )ективность функционировани  ЦВМ в целок. Задача контрол  работоспособности решаетс  в предпагаемом устройстве дл  прерьшани  программ При этом предлагаемое устройство имее р д преимуществ перед известными. Во-первых обнаруживаетс  широкий класс ошибок, таких как нарушение дис- циплины обслуживани  запросов (вмеото выбора запроса в соответствии с приоритетом выбираетс  запрос противоположно четности): по вление пакетов ошибок (одновременно выбираетс  два и боль,ше запросов на прерывание) j отсутствие сигнала прерывани  (в соответствии с приоритетом не выбираетс  ни один незамаскированный запрос), Во-вторых при достаточно высокой достоверности контрол  не требуетс  существенных дополнительных затрат аппаратуры, так как дл  организации контрол  необходимо реализовать несложные логические функции. В- ретьих контроль осущестзл  п-с  оперативно, так как поиск ошибок производитс  параллельно с выполнением операции прерывани . Исход  из этого, предлагаемое уст ройство может найти широкое применение в вычислительной тахнике при проектировании систем прерывани  ЦВМ, Применение такого устройства при не больших дополнительных затратах оборудовани  позволит повысить эффектк;вность функционировани  ЦВМ з целом за счет 112 оперативного и достаточно достоверного контрол  ее устройства прерывани . Формула изобрет. ени  1е Устройство дл  прерывани  про- rpaMMs содержащее регистр прерываний, регистр маски, блок приоритета, шифраTops сумматор, регистр базового адреса, триггер, элемент И, первый элемент ИЛИ, причем вход регистра прерываний  вл етс  первым входом устройства, а пр мой и инверсный выходы регистра прерываний подключены соответственно к первым пр мому и инверсному входам блока приоритета , вторые пр мой и инверсные входы которого подключены соответственно к пр мому и инвepcнo {y выходам регистра маски, вход которого  вл етс  вторым аходом устройства, выход отсутстви  прерываний блока приоритета  вл етс  первым выходом устройства, при этом нечетные выходы блока приоритета подключены к первому входу шифратора, а четные выходы блока приоритета соединены со вторым ьходом шифратора, выход которого подключен к первому аходу сумматора , ко второму входу которого подключен выход регистра базового адреса, к третьему аходу сул1матора подключен элемент И, а выход сумматора  вл ет- с  вторым выходом устройства, к перво-му аходу элемента И подключен выход первого элемента ИЛИ, а второй аход элемента И соединен с выходом триггера , аход которого  вл етс  третьим входом устройства, при этом аход регистра базового адреса  вл етс  четвертым аходом устройства, отличающее- с   тем, что, с цепью повьщ1ени  достоверности работы, в него введены группа элементов ИЛИ, блок предсказани  приоритетов , первый и второй полусуммато- pbis второЙ5 третий и четвертый элеме ггы ИЛИа -причем инверсные выходы регистра прерываний и регистра масок соединены соответственно с первыми и вторыми входами элементов ИЛИ группы, четные выходы группы элеменггов ИЛИ сое- . динеиы с четными входами блока предсказани  приоритета, а нечетные выходы группы элементов ИЛИ соединены с нечетными входами блока предсказани  приоритета, пр мой выход блока предсказани  приоритета соединен с первым аходом первого полусумматора, второй вход кс -орого соединен с выходом второго элемента ИЛИ, входы которого подключены к нечетным выходам блока приоритета , инверсный выход блока предсказаний приоритета подключен к первому входу второго полусумматора, второй вход которого соединен с вькодом третье го элемента ИЛИ, входы которого соединены с четными выходами блока приори™ тета, кроме того, выходы второго и третьего элементов ИЛИ подключены соответственно к первому и BTOpoNiy аходам первого элемента ИЛИ, при этом вь ходы первого н второго полусумматоров подключены к первому и второму входам четвер-Ього элемента ИЛИ, выход которого  вл етс  третьим выходом устройства 2, Устройство по п, 1, о т л и ч а ю щ е е с   тем, что блок предсказани  приоритета содержит группу элементов НЕ, группу элементов И, элемент НЕ и п тый элемент ИЛИ, причем первый вход п того элемента ИЛИ соединен с выходом первого элемента НЕ группы, а остальные входы п того элемента ИЛИ соединены с выходами элементов И группы , первые входы которых соединены соответственно с вьскодами элеметгов НЕ 10114 группы, кроме первого, входы элементов НЕ группы  вл ютс  нечетными входами блока предсказани  приоритета, а четные ьходы блока предсказани  приоритета соединены с Ьторыми аходами элементов И группы, этом группа входов каждого последующего элемента И кроме первого соединена со всеми вторыми входами предьздущих элементов И группы соответственно а аход первого элемента И группы  вл етс  вторым входом блока предсказани  приоритета, выход п того эпеА-гента И соединен с аходом элемента НЕ и  вл етс  пр мым выходом блока предсказани  приоритета, а выход эле мента НЕ  вл етс  инверсным выходом блока предсказани  приоритета. Источники информации, прин тые во внимашгв при экспертизе 1,Авторское свидетельство СССР № 350О05, кл. G Об F 15/46, 1970.
2. 2.Авторское свидетельство СССР № 3G8604, кл., Q-06 F 9/18, 1970. За Справочник по цифровой вычислительной TraLHUKe под редакцией Б, Н, Малиновского . Кизв, Техника, 1974, Сс (прототип).

   22