соединены с передающими кодовыми шинами управл емой установки, дешифратор адресов устройств, вход управлени дешифратора подключен через блок формировани к выходам блока сигналов сопровождени информации электронной вычислительной машины и буферный регистр 2. Выходы буферного регистра соединены с приемными кодовыми шинами управл емой установки, а выходы подключены ко вторым выходам блока разрешени . Выходы и входы коммутатора информации соединены соответственно с приемными и передающими кодовыми шинами электронной вычислительной машины и с выходами и входами блока коммутации направлени . Выходы коммутатора адресов блока коммутации направлени присоединены к упправл ющим входам.блока коммутации направлени . Выходы и входы дешифратора адресов блока коммутации направлени соединены соответственно с кодовыми шинами электронной вычислительной машины, с выходом блока формировани и с выходами коммутатора адресов блока коммутации направлени . Коммутатор адреса одной группой входов подключен к передающим кодовым шинам адреса электронной вычислительной машины, а другой - к передающим кодовым шинам электронной вычислительной машины, а выходы соединены с. входами дешифратора адресов исполнительных устройств.connected to the transmitting code buses of the controlled unit, the decoder of device addresses, the control input of the decoder is connected via the building unit to the outputs of the electronic computer tracking unit and the buffer register 2. The outputs of the buffer register are connected to the receiving code buses of the controlled unit, and the outputs are connected to second output block resolution. The outputs and inputs of the information switch are connected respectively to the receiving and transmitting code lines of the electronic computer and to the outputs and inputs of the direction switching unit. The switch outputs of the direction switching unit are connected to the direction inputs of the direction switching unit. The outputs and inputs of the address switching unit address decoder are connected respectively to the code buses of the electronic computer, to the output of the generation unit, and to the outputs of the switch to the direction switching unit addresses. The address switch with one group of inputs is connected to the transmitting code buses of the address of the electronic computer, and the other to the transmitting code buses of the electronic computer, and the outputs are connected to. inputs decoder addresses of executive devices.
Однако в этом устройстве передающие шины управл емой установки подключены непосредственно к первым выходам блока разрешени , а приемные к выходам буферного регистра. TciKoe техническое решение не позвол ет использовать одни и те же шины установки как дл приема, так и дл передачи информации, т.е. не позвол ет подключать к вычислительной машине установки описанного класса, увеличивает количество приемных и передающих шин, что снижает надежность.However, in this device, the transmitting buses of the controlled installation are connected directly to the first outputs of the resolution block, and the receiving ports to the outputs of the buffer register. TciKoe technical solution does not allow using the same installation buses for both receiving and transmitting information, i.e. does not allow the installation of the described class to be connected to a computer; it increases the number of receiving and transmitting buses, which reduces reliability.
Цель изобретени - расширение функциональных возможностей устройства дл согласовани входных цепей электронных вычислительных машин с выходными цеп ми управл емых установок , т.е. повышение надежности работы устройства.The purpose of the invention is to expand the functionality of the device for matching the input circuits of electronic computers with the output circuits of controlled installations, i.e. increase the reliability of the device.
Поставленна цель достигаетс тем, что в устройство дл сопр жени ЭВМ с управл емыми.объектами, содержащее коммутатор информации, первый коммутатор адресов, блок коммутации направлени , буферный регистр, второй коммутатор адресов, первый дешифратор адресов, второй дешифратор гшресов, блок формировани стробирующих сигналов , причем первые входы первого коммутатора адресов вл ютс первыми входами устройства, первые выходы коммутатора информации вл ютс первыми выходами устройства, вторые входы коммутатора информации соединены с первыми выходами блока коммутации направлени , вторые выходы коммутатора информации соединены с первыми входами блока коммутации направлени , вторые входы которого соединены с выходами второго коммутатора адресов , третьи входы блока коммутации направлени подключены к первым выходам буферного регистра, вторые выходы блока коммутации направлени соединены с первыми входами буферного регистра, входы второго коммутатора адресов соединены с выходами второго дешифратора адресов, первые входы которого вл ютс вторыми входами устройства, а второй вход второго дешифратора адресов подключен к первому выходу блока формировани стробирующих сигналов, входы которого вл ютс третьими входами устройства , а второй выход блока формировани стробирующих сигналов подключен к первому входу первого дешифратора адресов, первые выходы которого вл ютс вторыми выходами устройства а вторые входы первого дешифратора адресов соединены с выходами первого коммутатора адресов, первые входы которого вл ютс четвертыми входами устройства,- а вторые входы первого коммутатора адресов вл ютс п тыми входами устройства, введен коммутатор кодов, входы-выходы которого вл ютс входами-выходами устройства, выходы коммутатора кодов соединены с вторыми входами буферного регистра, входы коммутатора кодов подключены ко вторым выходам буферного регистра а вторые входы коммутатора кодов соединены со вторыми выходами первого дешифратора адресов.The goal is achieved by the fact that the device for interfacing a computer with controllable objects, containing an information switchboard, a first address switchboard, a direction switching unit, a buffer register, a second address switchboard, a first address decoder, a second address decoder, a gate signal generating unit, the first inputs of the first address switch are the first inputs of the device, the first outputs of the information switch are the first outputs of the device, the second inputs of the information switch are connected the first outputs of the direction switching unit, the second outputs of the information switch are connected to the first inputs of the direction switching unit, the second inputs of which are connected to the outputs of the second address switch, the third inputs of the direction switching unit are connected to the first outputs of the buffer register, the second outputs of the direction switching unit are connected to the first inputs the buffer register, the inputs of the second address switch are connected to the outputs of the second address decoder, the first inputs of which are the second inputs of the device The second input of the address decoder is connected to the first output of the gate-forming unit, whose inputs are the third inputs of the device, and the second output of the gate-forming unit is connected to the first input of the first address decoder, the first outputs of which are the second outputs of the device and the second the inputs of the first address decoder are connected to the outputs of the first address switch, the first inputs of which are the fourth inputs of the device, and the second inputs of the first switch addresses are the device's fifth inputs, a code switch is entered, the input-outputs of which are device inputs-outputs, the code switch outputs are connected to the second inputs of the buffer register, the code switch inputs are connected to the second outputs of the buffer register and the second code switch inputs are connected to the second outputs of the first address decoder.
На чертеже показана функциональна блок-схема предлагаемого устройства дл сопр жени ЭВМ с управл емыми объектами.The drawing shows a functional block diagram of the proposed device for interfacing a computer with controlled objects.