дам четвертого регистра, выход которого соединен со вторыми группами входов третьей н четвертой схем сравнени . Кроме того, оно содержит регистр заданного числа, два регистра приема чисел, схему определени положени заданного числа относительно двух других, записанных на данном этапе сравнени в регистры приема схемы совпадени и линии задержки 2.. Недостаток устройства - невысокие функциональные воэможности. При использовании устройства в том случае, если среди множества чисел имеютс как ближайшее большее, так и ближайшее меньшее , выбираетс только одно из них, другое же ближайшее число тер етс . Кроме того, неизвестен регистр, в котором оказываетс результат выбора. Цель изобретени - расширение функциональных возможностей устройства в части определени как ближайшего большего, так и ближайшего меньшего из чисел. Поставленна цель достигаетс тем, что в устройстве дл определени числа, ближайшего к заданному, выход элемента задержки соединен с первыми входами чет вертого, п того и шестого элементов ИЛИ и со вторым входом третьего элемента ИЛИ, втора входна шина подключена к первому входу первого элемента ИЛИ, первому входу седьмого элемента ИЛИ, второму входу п того элемента ИЛИ, второму входу шестого элемента ИЛИ, первому входу восьмого элемента ИЛИ и к установочным входам третьего регистра, второй вход первого элемента ИЛИ соединен с третьей входной шиной, выход третьей схемы сравнени подключен ко второму входу седьмого элемента ИЛИ и ко второ tviy входу восьмого элемента ИЛИ, выход которого соединен со вторым входом первого триггера, выход седьмого элемента ИЛИ подключен к первому входу второго триггера, второй вход которого соединен с выходом четвертого элемента ИЛИ, а инверсный выход - со вторь1М входом чет вертого элемента И, второй вход четвертого элемента ИЛИ подключен к выходу второй схемы сравнени , а третий вход четвертого элемента ИЛИ соединен с третьим входом п того элемента ИЛИ и выходом первого элемента И, второй вход которого подключен к выходу третьего триггера, первый вход которого соединен с выходом п того элемента ИЛИ, а второй вход - с выходом четвертой схемы сравнени , выход шестого элемента ИЛИ подключен к первому входу четвертого триггера, второй вход которого соединен с выходом первой схемы сравнени , а пр мой и инверсный выходы - с третьими входами третьего и второго элементов И соответственно, пр мой выход чет вертого триггера подключен к управл ющим входам второй и четвертой схем сравнени . На чертеже представлена функциональна схема устройст за. Устройство содержит регистры 1, 2. 3, 4, узел 5 перезаписи информации, схемы 6, 7, 8, 9 сравнени , элементы 1О, 11 ИЛИ, элемент 12 задержки, элементы 13, 14, 15 ИЛИ, триггеры 16, 17, элементы 18, 19 И, триггер 20, элемент 22 ИЛИ, элементы 21, 23 И, элементы 24, 25 ИЛИ, триггер 26, входные шины 27, 28, 29.. Устройство работает следующим образом . В исходном состо нии все триггеры устанавливаютс в О, в регистре 1 записываетс заданное число, в остальных регистрах устанавливаютс О. Дл удобства описани работы устройства рассмотрим поступление на его информационный вход клемму 29 импульсов, например, следующих друг за другом чисел: h-f 70, И -90, tij 140, И ИО, he 120, охватывающих все возможные случаи соотношени как значений , так и последовательности их поступлени на вход устройства. При этом пусть в регистре 1 записано заданное число HQ 1ОО. Импульсы первого числа fl подсчитываютс в регистре 2, а также через элемент 23 И - в регистре 4. Сигнал окончани поступлени импульсов числа поступает черев элемент 19 И на вход узла 5 перезаписи информации, разреиш , таким образом, перезапись содержимого регистра 2 в регистр 3. Через определенную временную задержку сигнал по вл етс на выходе элемента 12 задержки и устанавливает О в регистре 2. Одновременно этот сигнал через элемент 15 ИЛИ устанавливает триггер 17 в , отключа разрешение на узел 5 перезаписи информации , и через элемент 24 ИЛИ устанавливает триггер 26 в , отключа разрешение на подсчет импульсов в регистре 4. Таким образом, после поступлени числа М в регистр 2 устанавливаетс О, в регистрах 3 и 4 - величина И,. На вход устройства поступают импутгьсы второго чиспа h2 ч поцс;читываютс 573 в регистре 2. В тот момент, когда число в регистре 2 окажетс равным числу п, записанному в регистр 4, сигнал с выхо да схемы сравнени 8 через элемент 14 ИЛИ установит триггер 17 в О. Одновременно сигнал с выхода схемы 9 сравнени через элемент 25 ИЛИ установит триггер 26 в О. Остальные импульсы второго числа теперь через элемент 23 И подсчитываютс в регистре 4, а также продолжают подсчитыватьс в регистре 2. После окончани поступлени импуль сов второго числа открываетс элемент 19 И и разрешает перезапись. Далее происход т заключительные операции и переключени , аналогичные описанным, в результате чего врегистре 2 устанавливаетс О, а в регистрах 3 и 4 записываетс ближайшее к заданному h... - 10О число (12 - 90 из двух чисел п 70 и . На вход устройства поступают импульсы третьего числа П и подсчитываютс в регистре 2. В тот мЬмент, когда число в регистре 2 окажетс равным числу h2, записанному в регистре 4, сигнал с выхода схемы 9 сравнени производит описанные выше переключени . В результате последующие импульсы числа И,, начина с 91-го, подсчитываютс также и в ре- гистре 4. В тот момент, когда число в регистре 2 равно заданному числу Пр,сигнал с выхода схемы сравнени 6 устанавливает триггер 20 в I, осуществив таким образом реверсирование регистра 4. Последующие импульсы числа И, продолжа подсчитыватьс в регистре 2, вычитаютс из содержимого регистра 4. С установкой триггера 20 в единичное состо . ние по вл етс разрешающий сигнал на входах схем сравнени 7 и 8. В процессе дальнейшего поступлени импульсов третьего числа и вычитани их из содержимого регистра 4 в момент, ко,гда число в регистре 4 равно числу в регистре 3i т.е. равно 90, сигнал с выхо да схемы 8 сравнени через элементы 10 и 24 ИЛИ устанавливает триггер 26 в единичное состо ние и отключает разре- шение на вычитание импульсов из регистра 4. Одновременно сигнал с выхода схемы 8 сравнени устанавливает триггер 16 в единичное состо ние и открывает элемент 18 И. Следующий (111-й) импульс числа проходит через элемент. 18 И и устанавливает через элемент 15 ИЛИ триггер 17 в единичное состо ние, .отклю ча разрешение на перезапись. Этот же 8 ( 111-й) импульс П с выхода элемента 18 И возвращает триггер 16 в исходное состо ние. После окончани поступлени в схему числа Hj и подачи сигнала управлени ре гистр 2 очищен, в регистрах 3 и 4 записано ближайшее к По;Число h,, 90. Далее на вход подаютс импульсы четвертого числа. Они подсчитываютс в ре-. гистре2,а после наступлени момента равенства содержимого регистров 2 к 4 подсчитываютс также и в регистре 4, Как и ранее, после момента равенства Ьодержимого регистров 2 и 1 начинаетс вычитание импульсов из регистра 4. С подсчетом в регистре 2 110-го импульса содержимое в регистре 4 снова становитс равным содержимому регистра 3, т.е. равным 90. Так как с пр мого выхода триггера 20 имеетс разрешающий сигнал на схему 8 сравнени , на ее,выходе по вл етс сигнал равенства содержимого регистров 3 и 4. Этот сигнал производит описанные выше переключени , однако,поскольку следующий 111-й импульс не по .ступает (Пд :110j, элемент 19 И ocTae-Dс открытым дл передачи сигнала на разрешение перезаписи. С приходом этого сигнала содержимое регистра 2 перезаписываетс в регистр 3 и затем происход т все описанные ранее заключительные операции и переключени . В результате в регистре 3- записываетс , число 110 (ближайшее большее к Vio ) а в регистре 4 - число 90. . Пусть на вход подаютс импульсы п того числа. С подсчетом в регистре 2 90-го ампульса сигнал равенства содержимого регистров 2 и 4 с выхода схемы сравнени 9 устанавливает триггер 17 в О и открывает элемент 19 И дл подачи сигнала разрешени на узел 5 перезаписи информации, а также устанавливает триггер 26 в О и открывает элемент 23 И дл подсчета импульсов в .регистре 4. Как и ранее, с подсчетом в регистре 2 (а также в 4) 1ОО-го импульса начинаетс их вычитание из содержимого регистра 4. При этом с установкой триггера 20 в сигнал разрешени сравнени поступает на схему сравнени 7. В момент подсчета в регистре 2 110-го импульса содержимое регистра 2 остановит с равным содержимому регистра 3. Сигнал с выхода схемы сравнени 7 через элемент 1О ИЛИ и далее так же, как рассмотрено ранее, отключает регистр 4. Этот же сигнал с выхода схемы сравне- 77 ни 7 закрывает элемент 19 И, В резуль тате после подсчета импульсов числа Ид в регистре 2 и подачи сигнала регистр 2 очищаетс без перезаписи. Таким образом , в регистрах 3 и 4 по-прежнему сохран ютс числа НО и 90, ближайшие . Использование предлагаемого изобретени позвол ет расширить функциональ™ ные возможности устройства, поскольку при достаточной схемной простоте дает возможность выбрать ближайшее большее ближайшее меньшее число или оба этих числа с записью каждого результата в конкретный регистр. Формул изобретени Устройство дл определени числа, бли жайшего к заданному, содержащее регистры , схемы сравнени , элементы ИЛИ, И, триггеры, элемент задержки узел перезаписи информации, причем выходы первого регистра соединены с первой группой входов первой схемы сравнени , втора группа входов которой соединена с первой груп пой входов второй и третьей схем сравнени и с выходом второго регистра, информационный вход которого подключен к первой входной шине и к первым входам первого , второго и третьего элементов И, установочные входы второго регистра соединены с выходом элемента задержки, вход которого подключен к выходу первого элемента ИЛИ и к первому входу четвертого элемента И, выход которого соединен с первым входом узла перезаписи информации , второй вход которого подключен к выходу второго регистра, а выход - ко входу третьего регистра, выходы которого соединены -со второй группой входов второй схемы сравнени и с первой группой входов четвертой схемы сравнени , выходы второй и четвертой схем сравнени подключены ко входам второго элемента ИЛИ, выход которого соединен с первым входом третьего эелмента ИЛИ, выход которого подключен к первому входу первого триггера, инверсный выход которого соединен со вторыми входами второго и третьего элементов И, выходы которьс; подключены к информационным входам четвертого регистра, выход которого соедийен со вторыми группами входов тре 8 тьей и четвертой схем cpaBneiuiH, отличающеес тем, что, с целью расширени функциональных возможностей в части определени как ближайшего к заданному большего числа, так и ближайшего меньшего из чисел, в нем выход элемента задержки соединен с первыми входами четвертого, п того и шестого элементов ИЛИ и со вторым входом третьего элемента ИЛИ, втора входна Ш1ьна подключена к первому входу первого элемента ИЛИ, первому входу седьмого . элемента ИЛИ, второму входу п того элемента ИЛИ, второму входу шестого элемента ИЛИ, первому входу восьмого элемента ИЛИ и к установочным входам третьего регистра, второй вход первого элемента ИЛИ соединен с третьей входной шиной, выход третьей схемы сравнени подключен ко второму входу седьмого элемента ИЛИ и ко второму входу восьмого элемента ИЛИ, выход которого соединен со вторым 1эходом первого триггера, выход седьмого элемента ИЛИ подключен к первому входу второго триггера, второй вход которого соединен с выходом четвертого элемента ИЛИ, а инверсный выход со вторым входом четвертого элемента И, второй вход четвертого элемента ИЛИ подключен к выходу второй схемы сравнени , а третий вход четвертого элемента ИЛИ соединен с третьим входом п того элемента ИЛИ и выходом первого элемента И, второй вход которого подключен к выходу третьего триггера, первый вход которого соединен с выходом п того элемента ИЛИ, а второй вход - с выходом четвертой схемы сравнени , выход шестого элемента ИЛИ подключен к первому входу четвертого триггера, -второй вход которого соединен с выходом первой схемы сравнени , а пр мой и инверсный выходы - с третьими входами тре:гьего и второго элементов И соответственно, пр мой выход четвертого триггера подключен к управл ющим входам второй и четвертой схем сравнени Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 3256О7, кл. G Об F 7/ОО, 07.01.72. 2.Авторское свидетельство СССР № 246924, кл. Q 06 F 7/06,20.06.60 (прототип). г 8,8 f6- 29 0 t