SU731452A1 - Information compressing device - Google Patents
Information compressing device Download PDFInfo
- Publication number
- SU731452A1 SU731452A1 SU782602383A SU2602383A SU731452A1 SU 731452 A1 SU731452 A1 SU 731452A1 SU 782602383 A SU782602383 A SU 782602383A SU 2602383 A SU2602383 A SU 2602383A SU 731452 A1 SU731452 A1 SU 731452A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- adder
- unit
- analog
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
Цель изобретени - сокращение избыточности информации..The purpose of the invention is to reduce the redundancy of information ..
Поставленна цель достигаетс тем, что в 5стройство, содержащее коммутатор, выход которого подключен к входу аналогоцифрового преобраговател , лервый выход которого соединен с первым входом буферного регистра, второй выход - с первым входом первого блока сравнени , выход которого .св зан с цервым входом блока синхронизации , первый выход блока синхронизации- соединен с вторым входом буферного регистра, второй выход - с управл ющим входом коммутатора, вторым входом первого блока сравнени и первым входом блока буферной пам ти, третий выход аналого-цифрового преобразовател соединен с вторым входом блока буферной пам ти, введены сумматор, второй блок сравнени и ,блок посто нной пам ти, выход которого соединен с первым входом сумматора. Третий выход аналого-цифрового преобразовател соединен € вторым входом сумматора, выход которого св зан с третьим входом первого блока сравнени , второй выход блока синхронизации - с третьим входом сумматора и первым входом второго блока сравнени , первый выход которого соединен с четвертым входом сумматора, второй выход - с вторым входом блока синхронизации . Выход буферного регистра подключен к второму входу, а третий выход аналого-цифрового преобразовател - к третьему входу второго блока сравнени .The goal is achieved in that a device containing a switch, the output of which is connected to the input of an analog-digital converter, the first output of which is connected to the first input of the buffer register, the second output - to the first input of the first comparison unit, the output of which is connected to the first input of the synchronization unit , the first output of the synchronization unit is connected to the second input of the buffer register, the second output to the control input of the switch, the second input of the first comparison unit and the first input of the buffer memory block, the third the output of the analog-digital converter is connected to the second input of the buffer memory block, the adder, the second comparison block and the permanent memory block, the output of which is connected to the first input of the adder, are entered. The third output of the analog-digital converter is connected to the second input of the adder, the output of which is connected to the third input of the first comparison unit, the second output of the synchronization unit to the third input of the adder and the first input of the second comparison unit, the first output of which is connected to the fourth adder input, the second output - with the second input of the synchronization unit. The output of the buffer register is connected to the second input, and the third output of the analog-to-digital converter is connected to the third input of the second comparison unit.
На чертеже представлена блок-схема устройства.The drawing shows the block diagram of the device.
Она содержит коммутатор /, аналогоцифровой преобразователь 2, блок 3 буферной пам ти, буферный регистр 4, блоки сравнени : первый 5 и второй 6, блок 7 синхронизации , сумматор 8, блок 9 посто нной пам ти.It contains a switch /, analog-to-digital converter 2, block 3 of buffer memory, buffer register 4, comparison blocks: first 5 and second 6, synchronization block 7, adder 8, permanent memory block 9.
Устройство работает следующим образом .The device works as follows.
. В блок 9 посто нной пам ти до начала о:бработки сообщени занос т значение посто нного приращени . In block 9 of the permanent memory, before the start of the processing of the message, the value of the constant increment is entered
б Ibi .Д/,b Ibi .D /,
где |6| - коэффициент, .численно равный среднему значению модул первой производной обрабатываемого процесса; At - интервал дискретизащии обра/батыбаемаго процесса.where | 6 | - coefficient equal to the average value of the modulus of the first derivative of the process being processed; At is the sampling interval of the processing / baty process.
Коэффициент b определ етс исход из априорных сведений об исследуемом процессе . По сигналу из блока 7 синхронизации обрабатываемый сигнал через коммутатор / постулает «а вход аналого-цифрового преобразовател 2, где преобразуетс в цифровую форму. Полученный код поступает на входы блока 3 буферной пам ти буферного регистра 4, блока 5 сравнени сумматора 8 и блока (5 сравнени . На другой вход блока 6 сравнени из запоминающего блока поступает значение процесса, соответствующее предыдущему моменту времени. По сигналу из блока 7 синхронизации , сравнива поступивщие на его входы значени inponecca, блок 6 сравнени определ ет знак первой производной на данном интервале дискретизации.The coefficient b is determined based on a priori information about the process under study. According to the signal from the synchronization unit 7, the signal being processed is through the switch / posal "A" and the input of the analog-digital converter 2, where it is digitized. The resulting code is fed to the inputs of block 3 of buffer memory of buffer register 4, block 5 of comparison of adder 8 and block (5 of comparison. At the other input of block 6 of comparison from memory block, the process value corresponding to the previous time moment is received. The signal from block 7 of synchronization, comparing the inponecca values arriving at its inputs, block 6 compares the sign of the first derivative in a given sampling interval.
После определени знака первой производной по сигналу из блока 7 синхронизации код с аналого-цифрового преобразовател 2 переписываетс в буферный регистр 4. Знак первой производной поступает на управл ющий вход сумматора 8. Предположим , что на предыдущем интервале дискретизации перва производна , обрабатываемого процесса была положительной. Тогда, если перва производна ароцесса на данном . интервале дискретизации имеет положительный знак, то по сигналу из блока 7 синхронизации содержимое блока 9 посто нной пам ти прибавл етс к значению процесса, предсказанному в предыдущий момент времени и хран щемус в сумматоре 8. Таким образом, в сумматоре 8 образуетс предсказанное значение процесса, соответствующее насто щему моменту времени .After determining the sign of the first derivative of the signal from the synchronization unit 7, the code from the analog-digital converter 2 is written into the buffer register 4. The sign of the first derivative arrives at the control input of the adder 8. Suppose that in the previous sampling interval the first derivative of the process being processed was positive. Then, if the first derivative of the process is at the given. the sampling interval has a positive sign, then the signal from the synchronization unit 7 adds the contents of the permanent memory unit 9 to the process value predicted at the previous time and stored in the adder 8. Thus, in the adder 8, the predicted process value is formed corresponding to present moment of time.
Это предсказанное значение поступает на вход блока 5 сравнени и по сигналу с блока 7 синхронизации сравниваетс с истинным значением процесса .в насто щий момент времени. Когда эти значени равны или отличаютс на величину, меньшую дЬпустимой абсолютной потрещности, то на выходе блока 5 сравнени вырабатываетс сигнал «О и он через блок оинхронизацин не разрещает блоку 3 буферной пам ти принимать данное значение процесса. Есл же сравниваемые значени отличаютс на величину, больщую допустимой абсолютной погрещности, то на выходе блока 5 сравнени вырабатываетс сигнал «1, который через блок 7 синхронизации разрещает блоку 3 буферной пам ти запомнить значение процесса в данный момент времени. По этому же сигналу рассматриваемое значение процесса с выхода аналого-цифрового преобразовател 2 переписываетс в сумматор 8 и дальнейщее предсказапие значений процесса будет происходить относительно этого значени .This predicted value is fed to the input of the comparison unit 5 and is compared by the signal from the synchronization unit 7 with the true value of the process at the present time. When these values are equal or different by an amount less than the absolute absolute fault, the output of the comparison unit 5 produces the signal "O and it does not allow the block 3 of the buffer memory to accept this process value through the synchronization block. If the compared values differ by an amount larger than the permissible absolute error, then the output of the comparison unit 5 generates a signal "1 which, through the synchronization unit 7, allows the buffer memory unit 3 to remember the process value at a given time. By the same signal, the process value under consideration from the output of the analog-digital converter 2 is rewritten to adder 8 and the further prediction of the process values will be relative to this value.
Если же перва производна процесса на данном интервале дискретизации имеет отрицательный знак, то блок 6 сравнени вырабатывает сигнал об изменении знака первой производной. Этот сигнал через блок 7 синхронизации разрещает блоку 3 буферной пам ти запомнить рассматриваемое значение процесса. По этому же сигналу данное значение процесса переписываетс ИЗ аналого-цифров&го преобразовател 2 в сумматор 8. После этого блок 7 синхронизации не выдает разрешающих сигналов на выполнение последующих операцийIf the first derivative of the process at a given sampling interval has a negative sign, then block 6 of the comparison generates a signal that the sign of the first derivative has changed. This signal through the synchronization unit 7 permits the buffer memory unit 3 to memorize the process value in question. According to the same signal, this process value is rewritten FROM the analog-to-digital & converter 2 to the adder 8. After this, the synchronization unit 7 does not issue permissive signals to perform subsequent operations.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU782602383A SU731452A1 (en) | 1978-04-10 | 1978-04-10 | Information compressing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU782602383A SU731452A1 (en) | 1978-04-10 | 1978-04-10 | Information compressing device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU731452A1 true SU731452A1 (en) | 1980-04-30 |
Family
ID=20758786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU782602383A SU731452A1 (en) | 1978-04-10 | 1978-04-10 | Information compressing device |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU731452A1 (en) |
-
1978
- 1978-04-10 SU SU782602383A patent/SU731452A1/en active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU731452A1 (en) | Information compressing device | |
| KR920007360A (en) | Analog-to-digital conversion systems and methods of converting analog signals to digital signals | |
| KR940008274A (en) | Analog-to-digital coding circuit with automatic compensation for zero offset | |
| JPS57120157A (en) | Method and device for generation of waste time | |
| JPS55120242A (en) | Waveform synthesizer | |
| SU780019A1 (en) | Information compression device | |
| JPS5478926A (en) | Digital set circuit | |
| JPS5675939A (en) | Load condition detecting method of automobile engine | |
| JP2661140B2 (en) | Digital type frequency relay | |
| SU1656574A1 (en) | Data compressor | |
| JPS5596727A (en) | Successive comparison-type a/d converter | |
| SU568963A1 (en) | Method of recognition of speech signal | |
| JPS5614772A (en) | Signal processing system | |
| SU590801A2 (en) | Adaptive telemetering system | |
| SU1116436A1 (en) | Information input device | |
| SU1096634A2 (en) | Device for linking computer with transducers | |
| SU618747A1 (en) | Digital averaging arrangement | |
| SU1429136A1 (en) | Logarithmic a-d converter | |
| SU809297A1 (en) | Information compressing device | |
| SU1490712A1 (en) | Adaptive analog-to-digital converter | |
| JPS5972224A (en) | Analog and digital converting device | |
| SU830655A2 (en) | Adaptive device for reducing digital information redundancy | |
| SU1378057A1 (en) | A-d converter | |
| SU752359A1 (en) | Switching device of network electric model | |
| SU962908A1 (en) | Information input device |