Claims (1)
Изобретение относитс к .радиотехнике и может быть использовано в системах дл передачи информации при помощи псевдослучайных сигналов (ПСС). Известно аналого-цифровое устройство слежени за задержкой импульсного псевдослучайного сигнала, содержащее генератор тактовых импульсов, дешифратор и генератор псевдослучайных сигналов, выходы которого подключены ко входам коррел тора и основного дискриминатора выходы которых соединены соответственно со входами решающего блока и фильтра нижних частот, выход которого подключен ко входу аналог-код, выходы которого соединены со входами основного регистра, а дополнительные входы коррел тора и дискриминатора объединены ОДОднако точность слежени в таком уст ройстве невелика. Цель изобретени - повышение точности слежени . Цель достигаетс тем, что в аналогоцифровое устройство слежени за задержкой импульсного псевдослучайного сигнала , содержащее генератор тактовых импульсов , дешифратор и генератор всевдослучайных сигналов, выходы которого подключены кр входам коррел тора и основного дискриминатора, выходы которых соединены соответственно со входами решающего блока .и фильтра нижних частот, выход которого подключен ко входу преобразовател аналог-код, выходы которого соединены со входами основного регистра, а дополнительные входы коррел тора и дискриминатора объединены, введены дополнительный дискриминатор, делители частот, дополнительный регистр, ключи и блок элементов И, входы и выходы которого соединены соответственно с выходами и входами основного и дополнительного регистров, к дополнительному входу которого подключен въ1ход соответствующего делител частоты, вход которого соединен с выходом первого ключа, входы которого соединены соответственно с выходами решаюп его блока и генератора тактовых импульсов, выход которого подклк чеи к первым входам второго и третьего ключа, выход которого подключен к первым входам четвертого и п того ключа, вторые входы которых соединены с выходом дополнительного дискриминатора, ко входу которого,подключен вьаод основного дискриминатора, при этом выход первого ключа через соответствующий дедитель частоты соединен с дополнительными входами преобразовател , аналог-код основного регистра и блока элементов И, а выходы дополнительного регистра подключены ко входам дешифратора, вьпсод ко торого соединен со вторыми входами второго и третьего ключа, причем выходы второго, четвертого и п того ключей через Соответствующие делители частоты соединены со входом генератора псевДоспучайньос сигналов. На чертеже приведен структурна эле трическа схема описываемого устройства Аналого-цифровое устройство слежени за задержкой импульсного псевдослучайного сигнала содержит генератор 1 ПСС, фильтр 2) нижних частот, основной дискриминатор 3, коррел тор 4, решающий блей 5, первый ключ 6, генератор 7 тактовых импульсов, делитель 8 Ч&стоты, ос новной регистр 9, преобразователь 10 аналог-код, блок 11 элементов И, дополнительный регистр 12, делитель 13, дешифратор 14, третий ключ 15, четвертый и п тый ключи 16, 17 дополнительный дискриминатор 18, делители 19, 20, 21 частоты, второй ключ 22. Предлагаемое устройство работает сле дующим образом. На два входа основного дискриминатора 3 подаютс опорные ПСС из ансамбл с налоь, по Которым возк о сно слежение на выходе фильтра нижних частот формируетс напр жение ошибки в функции от задержки во времени Это напр жение подаетс на вход преобразовател 10 аналог-код , периодичность работы которого задаетс запускающим импульсом, поступающим с выхода делител 8 частоты, ко торый производит деление на п частоты f; иМ1 тульсов генератора 7 тактовых импульсов, поступающих на вход первого ключа 6. Преобразованный в двоичный код сигнал поступает в основной регистр 9 дл хранени двоичных чисел и записываетс в нем с поступлением на его управл ющи вход импульса с вьрсода делител 8 част ты, поступающего через ключ 6 с выхода генератора 7 тактовых импульсов в момент поступлени на управл ющий вход первого ключа б, стробирующего импульса с выхода решающего блока 5 формируемого им при определенной величине напр жени на выходе коррел тора 4. Коррел тор 4 различает из ансамбл ПСС тот сигнал, по которому производитс слежение -за задержкой, опорный ПСС, поступающий на коррел тор 4, сдвинут во времени относительно двух других опорных ПСС, подаваемых с генератора 1 ПСС на основной дискриминатор 3 на один элементарный дискрет. .Записанный .в основном регистре 9 сигнал поступает в дополнительный регистр через блок 11 элементов И в момент поступлени на его вход {пипульса с выхода делител 8 частоты. В дополнительном регистре 12 происходит последовательное считывание двоичного сигнала по мере поступлени на его вход импульсов считывани с делител 13 с частотой , поступающих с генератора 7 тактовых импульсов через первый ключ б. Коэффициенты делени П и К устанавливаютс в соответствии с требованием частоты опроса преобразовател 1О аналог-код. Т1. опроса может как больше, так и меньше периода отслвгживаёмого сигнала и устанавливаетс в соответствии с требовани ми точности слежени . Частота считывани в 2 раза выше частоты опроса. количество разр дов регистров 9 и 12 Таким образом т о Ь V4 .п; f - частота генератора тактовых импульсов . В. момент, когда дополнительный регистр 13 устанавливаетс в положение О, на входы третьего и второго ключей 15 и 22 поступает импульс, сформированный в дешифраторе 14, который открывеет второй ключ 22 и закрывает третий ключ 15, В результате этого с выхода генератора 7 тактовых импульсов через второй ключ 22 и делитель 21 частоты на вход генератора 1 ПСС постугшют т ктовые импульсы частоты li: (с:. коэффициент делени делител 21 частоты). Частота 2Л. тпкто1юй частотой генератора 1 ПСС в момент нулевой задержки во времени опорного ПСС относительно принимаемого сигнала. В момент, когда в дополнительном регистре 12 происходит считывание двоичного числа, на выходе дешифратора 14 н формируетс стробируюший импульс. В этом случае второй ключ 22 закрыт, а третий ключ 15 открыт, и импульсы с ге нератора тактовых импульсов поступают на четвертый ключ 16 и п тый ключ 17, на управл ющие входы которых.в случае положительного напр жени на ёыходе основного дискриминатора 3, с выхода дополнительного дискриминатора 18 поступает импульс, который закрывает четвертый ключ 16 и открывает п тый ключ 17. jC выхода третьего ключа 15 через п тый ключ 17 и делителц 20 частоты на вход генератора 1 ПСС поступают тактовые импульсы частоты(р -коэффициен делени депител 2О частоты). В данной схеме предполагаетс , что положительное- нйпр жение ка вькоде основногс дискриминатора 3 возникает э случае опережени по задержке принимаемого ПСС относительно опорного ПСС, f то есть частбта - несколько больше частоты i-I. .. в случае, когда происходит отставание по задержке принимаемого ПСС относител но опорного пес, на выходе основного дискриминатора 3 формируетс оТрйцатель мое напр жение, на выходе дополнительно го дискриминатора 18 управл ющий импульс отсутствует, и на-входы ключей 16 и 17 напр жение не подаетс . В результате чего четвертый ключ 16 будет открыт, а п тый ключ 17 закрыт, с выхода третьего ключа 15 через четве тый ключ 16 и делитель 19 частоты на вход генератора 1 ПСС поступают тактовые импульсы частоты ib (h - коэффициент делени делител Г9 частоты). Частота несколько меньше час- tr Таким образом, численные значени коэффициентов делени делителей 19, 21 и 20 соответствуют и выбираютс в соответствии с Требовани ми сле жени с учетом частоты-f-j генератора 7 тактовых импульсов. То есть слежение производитс по ме ре считывани значени ошибки из основного регистра О. Предлагаемое устройство позвол ет производить слежение за задержкой приHtfMaeMoro сигнала непрерывно, с высокой степенью точности и надежности, .Устранение ошибки рассогласовани по. задержке произвопнтс не мгновенно, а постепенно в пределах дискрета опроса преобразовател 1О аналог-код. Это 1арантирует хорошую работу устройства в системах передачи аналоговой информации и системах телеметрии, где на этапе пер-вичной обработки не производитс сглаживание сигнала и т.д. Формула изобретени , Аналого-цифровое устройство слежени за задержкой импульсного псевдослучайного сигна;, соДержашее генератор тактовых импульсов, дешифратор и генератор псевдослучайных сигналов выходы которого подключены ко входам коррел тора и основного дискриминатора, выходы которых соединены соответственно со входами решающего блока и фильтра нг1жних частот, выход которого подключен ко входу преоб разовател аналог-код, выходы которого соединены со входами основного регистра, а дополнительные входы коррел тора и дискриминатора объединены, отличающеес тем, что, с целью повышени точности, введены дополнительный дискриминатор , делители частоты, дополнительный регистр, ключи и блок элементов И, входь« и выходы которого соединены соот ветственно с выходами н входами основного и дополнительного регистров, к дополнительноь1у входу которого подключен выход соответствующего делител частотьг, ; вход которого соедшен с выходом первого ключа, входы которого- соединены соответственно с выходам решающего блока и генератора тактовьрс импульсов, вькод которого подключен к первым входам второго и третьего ключа, выход которого подключен к первым входам четвертого И п того ключа, вторые входы которых соединены с вмзсодом дополнительного дискриминатора , ко входу которого подключен выход основного дискриминатора, при этом выход первого ключа через соответствующий делитель частоты соединен с дополнительными входами преобразовател аналог код, основного регистра и блока зпейентОв И, а выходы дополнительного регистра подключены ко входам дешифратора , выход которого соединен со вторы7726 ми входами второго и третьего ключа, причем, выходы второго, четбертого и п того ключей через соответствующие делители частоты соединены со входом генератора псевдослучайных сигналов.The invention relates to radio engineering and can be used in systems for transmitting information using pseudo-random signals (PSS). A analog-digital device for monitoring the delay of a pulsed pseudo-random signal is known, which contains a clock pulse generator, a decoder and a pseudo-random signal generator, whose outputs are connected to the inputs of the correlator and the main discriminator whose outputs are connected respectively to the inputs of the decision block and a low-pass filter whose output is input analogue code, the outputs of which are connected to the inputs of the main register, and the additional inputs of the correlator and the discriminator are united the accuracy of tracking in such a device is low. The purpose of the invention is to improve the tracking accuracy. The goal is achieved in that an analog-digital tracking device for the delay of a pulsed pseudo-random signal containing a clock generator, a decoder and a generator of all-random signals, the outputs of which are connected to the inputs of the correlator and the main discriminator, the outputs of which are connected respectively to the inputs of the decider and low-pass filter The output of which is connected to the input of the analog-code converter, the outputs of which are connected to the inputs of the main register, and the additional inputs of the correlator and discriminator combined, introduced additional discriminator, frequency dividers, additional register, keys and block elements, the inputs and outputs of which are connected respectively to the outputs and inputs of the main and additional registers, to the additional input of which is connected to the input of the corresponding frequency divider, the input of which is connected to the output of the first a key whose inputs are connected respectively to the outputs of the controller of its unit and the clock generator, the output of which is connected to the first inputs of the second and third key, the output of which is connected to the first inputs of the fourth and fifth key, the second inputs of which are connected to the output of the additional discriminator, to the input of which is connected to the main discriminator, and the output of the first key is connected to the additional inputs of the converter through the code of the main register and the block of elements And, and the outputs of the additional register are connected to the inputs of the decoder, which is connected to the second inputs of the second and third key, with the outputs the second, fourth and fifth keys through the appropriate frequency dividers are connected to the input of the pseudo-oscillator signal generator. The drawing shows the structural electric circuit of the device described. The analog-digital device for monitoring the delay of a pulsed pseudo-random signal contains 1 PSS generator, low-pass filter 2), the main discriminator 3, correlator 4, decisive Bleu 5, first key 6, clock generator 7 , divider 8 × & amps, main register 9, converter 10 analog-code, block 11 elements AND, additional register 12, divider 13, decoder 14, third key 15, fourth and fifth keys 16, 17 additional discriminator 18, dividers nineteen , 20, 21 frequencies, second key 22. The proposed device operates as follows. Two inputs of the main discriminator 3 are supplied with reference MSSs from the ensemble with overlays, which allow tracking the output of the low-pass filter to form an error voltage as a function of time delay. This voltage is applied to the input of the converter 10 analog-code, the frequency of which is set by a triggering pulse, coming from the output of the frequency divider 8, which divides by n frequency f; iM1 pulses of the clock generator 7 arriving at the input of the first key 6. The signal converted into a binary code enters the main register 9 for storing binary numbers and is written therein with the input of its impulse control from the vertical divider 8 parts arriving through the key 6 from the generator output 7 clock pulses at the moment when the first input key b, the strobe pulse from the output of the decision block 5 is formed at the specified input voltage at the output of the correlator 4. The correlator is 4 times ichaet MSS ensemble of the signal which is produced -this tracking delay MSS reference input to the correlator 4 is shifted in time relative to the other two reference MSS supplied from the generator 1 to the primary MSS discriminator 3 on one elementary discrete. The signal recorded in the main register 9 enters the additional register through the block of 11 elements AND at the moment the pipulse arrives at its input from the output of the frequency divider 8. In the additional register 12, the binary signal is sequentially read as the read pulses from the divider 13 arrive at its input with the frequency received from the clock generator 7 through the first key b. The division factors P and K are set in accordance with the requirement of the sampling frequency of the 1O analog-code converter. T1. The polling can be either larger or shorter than the period of the signal being removed, and is set in accordance with the requirements of tracking accuracy. The read frequency is 2 times higher than the polling frequency. the number of bits of registers 9 and 12 Thus t o L V4 .p; f is the frequency of the clock generator. B. The moment when the additional register 13 is set to O, the impulse generated in the decoder 14 enters the inputs of the third and second keys 15 and 22, which opens the second key 22 and closes the third key 15. As a result, the clock pulses from the generator output 7 through the second key 22 and the frequency divider 21 to the input of the PSS generator 1, post-stream current frequency pulses li: (c: division factor of the 21 frequency divider). Frequency 2L. The frequency of the MSS generator 1 at the time of zero time delay of the reference MSS relative to the received signal. At the moment when the binary number is read in the additional register 12, a gate pulse is generated at the output of the decoder 14 n. In this case, the second key 22 is closed, and the third key 15 is open, and the pulses from the clock generator go to the fourth key 16 and the fifth key 17, to the control inputs of which.in case of a positive voltage on the output of the main discriminator 3, s the output of the additional discriminator 18 receives a pulse, which closes the fourth key 16 and opens the fifth key 17. The jC output of the third key 15 through the fifth key 17 and the frequency divider 20 to the input of the FSS generator 1 receives the frequency clock pulses (p is the ratio of the frequency depot 2O) ). In this scheme, it is assumed that a positive checkout of the code of the main discriminator 3 occurs in the event of a delay in the received MSS relative to the reference MSS, f, that is, the frequency is somewhat higher than the frequency i-I. .. in the case of a delay in the delay of the received PSS relative to the reference dog, the output of the main discriminator 3 generates a strainer my voltage, the output of the additional discriminator 18 does not have a control pulse, and the inputs of the keys 16 and 17 do not is served. As a result, the fourth key 16 will be open, and the fifth key 17 is closed, the output of the third key 15 through the fourth key 16 and the frequency divider 19 to the input of the FSS generator 1 receives the frequency clock ib (h is the division factor of the frequency divider G9). The frequency is slightly less than the frequency. Thus, the numerical values of the division factors of the dividers 19, 21, and 20 correspond and are selected in accordance with the Tracking Requirements, taking into account the frequency-f – j of the generator 7 clock pulses. That is, the tracking is performed by reading the error value from the main register O. The proposed device allows tracking the delay when the HtfMaeMoro signal is continuously, with a high degree of accuracy and reliability. Eliminating the error of the error. the delay does not occur instantaneously, but gradually within the sampling interval of the 1O analog-code converter. This will guarantee a good operation of the device in analog information transfer systems and telemetry systems, where at the primary processing stage, signal smoothing is not performed, etc. The claims, analog-digital device for tracking the delay of a pulsed pseudo-random signal ;, which contains a clock pulse generator, a decoder and a pseudo-random signal generator, whose outputs are connected to the inputs of the correlator and the main discriminator, the outputs of which are connected respectively to the inputs of the decision block and the filter frequency and which is connected to the input of the converter analogue-code, the outputs of which are connected to the inputs of the main register, and the additional inputs of the correlator and discriminator At the same time, in order to increase accuracy, an additional discriminator, frequency dividers, an additional register, keys and a block of I elements are entered, the outputs and outputs of which are connected respectively to the outputs and inputs of the main and additional registers, to the additional input 1 of which the output of the corresponding frequency divider is connected,; the input of which is connected to the output of the first key, whose inputs are connected respectively to the outputs of the decision block and the pulse clock generator, the code of which is connected to the first inputs of the second and third key, the output of which is connected to the first inputs of the fourth and fifth keys, the second inputs of which are connected to VMSDOM additional discriminator, the input of which is connected to the output of the main discriminator, while the output of the first key through the appropriate frequency divider is connected to the additional inputs of the converter the analogue code, the main register and the power supply unit AND, and the outputs of the additional register are connected to the inputs of the decoder, the output of which is connected to the second inputs of the second and third key, and the outputs of the second, fourth and fifth keys are connected to the input of a pseudo-random random generator through appropriate frequency dividers signals.
1/lrv, 9 Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 515298, кл. Н 04 L 7/О2, 1975 (прототип).1 / lrv, 9 Sources of information taken into account during the examination 1. USSR Author's Certificate No. 515298, cl. H 04 L 7 / O2, 1975 (prototype).