SU726529A1 - Probabilistic arrangement for dividing numbers - Google Patents
Probabilistic arrangement for dividing numbers Download PDFInfo
- Publication number
- SU726529A1 SU726529A1 SU782579334A SU2579334A SU726529A1 SU 726529 A1 SU726529 A1 SU 726529A1 SU 782579334 A SU782579334 A SU 782579334A SU 2579334 A SU2579334 A SU 2579334A SU 726529 A1 SU726529 A1 SU 726529A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- probabilistic
- arrangement
- dividing numbers
- dividing
- numbers
- Prior art date
Links
Landscapes
- Devices For Executing Special Programs (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Description
(54) ВЕРОЯТНОСТНОЕ УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ ЧИСЕЛ(54) PROBABLE DEVICE FOR DIVIDING NUMBERS
Изобретение относитс к области вычислительной техники и может быть использовано дл выполнени операций обращени и делени чисел в стохастически .х вычислительных машинах, Известно веро тностное устройство дл делени чисел yj, которое содержит преобразователь число-веро тность двоичные, счетчики, логические элементы И, ИЛИ, НЕ и триггерные схемьи Недостатком эти.х устройств вл етс низка точность вьпислений. Наиболее близким техническим решением к изобретению вл етс веро тност ное устройство дл делени чисел , содержащее преобразователь числоверо тность , первый и второй элементы И первый и второй счетчики, триггер, установочный вход которого соединен с пусковым входом устройства, а выход - с первыми входами первого и второго элементов И, выходы которых подключе соответственно к входам первого и втор го счетчиков, второй вход первого элем И соединен с вьрсодом преобразовател число-веро тность, управл ющий вход которого соединен с выходом синхронизации . В этом устройстве показано, что математическое ожидание и относительна стохастическа ошибка при выполнении операции делени s нормализованных числе (В, А 0,5) ссхпветственно ) где М - емкость первого счетчика. Недостатком устройства вл етс низка точнос1ь вычислений, обусловленна случайным характером заполнени первого и второго счетчиков. Цель изс ретени заключаетс в повышении точности работы веро тностного устройства дл делени чисел.The invention relates to the field of computing and can be used to perform the operations of converting and dividing numbers in stochastic computers. A probabilistic device for dividing numbers yj is known, which contains a number-probability binary converter, counters, logical elements AND, OR, NOT and trigger schemes. The disadvantage of these devices is the low accuracy of the entries. The closest technical solution to the invention is a probable device for dividing numbers, containing a transducer frequency, first and second elements AND the first and second counters, a trigger, the installation input of which is connected to the starting input of the device, and the output to the first inputs of the first and The second elements And, the outputs of which are connected respectively to the inputs of the first and second meters, the second input of the first element And is connected to the output of the frequency-probability converter, the control input of which is connected to the output om sync. This device shows that the mathematical expectation and relative stochastic error when performing the division operation s normalized by the number (B, A 0.5), respectively) where M is the capacity of the first counter. The disadvantage of the device is low computational accuracy, due to the random nature of the filling of the first and second counters. The goal of history is to improve the accuracy of the probabilistic device for dividing numbers.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782579334A SU726529A1 (en) | 1978-02-10 | 1978-02-10 | Probabilistic arrangement for dividing numbers |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782579334A SU726529A1 (en) | 1978-02-10 | 1978-02-10 | Probabilistic arrangement for dividing numbers |
Publications (1)
Publication Number | Publication Date |
---|---|
SU726529A1 true SU726529A1 (en) | 1980-04-05 |
Family
ID=20748746
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782579334A SU726529A1 (en) | 1978-02-10 | 1978-02-10 | Probabilistic arrangement for dividing numbers |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU726529A1 (en) |
-
1978
- 1978-02-10 SU SU782579334A patent/SU726529A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU726529A1 (en) | Probabilistic arrangement for dividing numbers | |
SU744600A1 (en) | Polynomial values computing device | |
SU907474A1 (en) | Device for automatic checking of precision voltage dividers | |
SU857991A1 (en) | Probabilistic device for squaring | |
SU666540A1 (en) | Device for computing functions : y equals e raised to the x power | |
SU746505A2 (en) | Device for raising binary numbers to the third power | |
SU815726A1 (en) | Digital integrator | |
SU752355A1 (en) | Probabilistic device for dividing numbers | |
SU705455A1 (en) | Device for computing trigonometric functions | |
SU962939A1 (en) | Probabilistic device for dividing numbers | |
SU552670A1 (en) | Device for forming measurement interval | |
SU811296A1 (en) | Digital-analogie converter with exponential characteristic | |
SU834860A1 (en) | Triangular voltage generator | |
SU877531A1 (en) | Device for computing z x y function | |
SU538359A1 (en) | Device for raising a binary number to the fourth power | |
SU579624A1 (en) | Probability digital devider | |
SU409222A1 (en) | DEVICE FOR MULTIPLICATION | |
SU479258A1 (en) | Binary-decimal counter | |
SU962971A1 (en) | Function generator | |
SU555397A1 (en) | Device for separating out of two functions extreme | |
SU564633A1 (en) | Square root extracting device | |
SU813773A1 (en) | Converter of electric signal of bridge sensors into frequency | |
SU628481A2 (en) | Digital function generator | |
SU739545A1 (en) | Probability device for computing integer exponential functions | |
SU720424A1 (en) | Binary-decimal to sequential binary code converter |