SU721826A1 - Адаптивный временной дискретизатор - Google Patents

Description

1

Изобретение относитс  к области автоматики- и вычислительной техники, в частч кости к устройствам дл  дискретизации непрерывных сигналов.

Известен адаптивный временной дискретиэатор LUi содержащий блок выборки данных, блок пам ти, вычитатели, делитель, ограничитель, интегратор, блок сравнени , триггер, пороговый элемент, генератор пилообразного напр жени  и элемент ИЛИ.

Известен также аоаптивный временный дискретизатор С2, содержащий блок выборки данных, блок пам ти, блок управлени , блоки сравнени , ключ, триггер и измерительный элемент, включающий в себ  узлы параметрического интегрировани .

В этих дискретизаторах оценка погрешности кусочно-линейной аппроксимации определ етс  путем сравнени  разности между текущим значением сигнала и его запомненным предыдущим значением с велиЧиной , полученной после некоторого динамического преобразовани  этой разности

по выбранному алгоритму. Обшим недостатком устройства  вл етс  пониженна  помехоустойчивость .

Наиболее близким к изобретению  вл етс  адаптивный временной дискретизатор 3, содержащий блок выборки сигнала, подключенный выходом к выходу дискретизатора , сигнальным входом - ко входу дискретизатора,а управл ющим входом к выходу блока сравнени  и входу блока управлени , выход которого соединен с первым входом первого блока параметрического интегрировани , второй вход которого подключен через блок пам ти к входу дискретизатора. Блок параметрического интегрировани  входит в состав измерительного элемента, подключенного выходом к входу блока сравнени .

Недостатком такого устройства  вл етс  низка  помехоустойчивость, котора  в случае адаптивной дискретизации сигналов содержащих высокочастотную флуктуационную составл ющую помех, приводит к снижению точности измерени  погрешности аппроксимации сигнала и уменьшению коэффициента сжати , а слецовательно, к снижению эффективности адаптивной дискретизации . Наличие в дискретизаторе блока naMfltH также приводти к по влению дополнительной аппаратурной ошибки измерени  погрешности аппроксимации. Целью изобретени   вл етс  повышение помехоустойчивости дискретизатора и точности измерени  погрешности линейной аппроксимации входного сигнала. С этой целью в адаптивный временной дискретизатор, содержащий блок выборки сигнала, подключенный выходом к выходу дискретизатора, сигнальным входом - к входу дискретизатора, с управл ющим входом - к выходу блока сравнени  и входу блока управлени , выход которого соединен с первым входом первого блока параметрического интегрировани , введены вто рой и третий блоки параметрического интегрировани  и сумматор, подключенный выходом к входу блока сравнени  и соединенный соответствующими входами с выхо дами блоков параметрического интегрировани , причем первые входы второго и третьего блоков параметрического интегри ровани  соединены с выходом блока управ лени , а вторые входы всех блоков параметрического интегрировани  подключены к входу дискретизатора, На чертеже показана блок-схема предлагаемого дискретизатора. А даптивный временной дискретизатор содержит блок выборки сигнала 1, подключенный выходом к выхору дискретизатора , сигнальным входом - к входу дне- кретизатора, управл ющим входом к выходу блока сравнени  2 и входу блока управлени  3. Вход блока сравнени  2 соединен с выходом сумматора 4, соответствующие входы которого подключены к выходам первого, второго и третьего блоков параметрического интегрировани  5, 6 и 7. Первые входь блоков интегрировани  5, 6 и7 соединены с выходом блока управлени  3, а вторые входы блоков 5, 6 и 7 подключены к, входу дискретизатора. Дискретизатор работает следующим образом . В начальный момент времени (t О ) вхорной сигнал SCt) поступает на сигнальный вход блока выборки сигнала 1 и вторые входы блоков интегрировани  5, 6 и 7. Блоки параметрического интегрировани  5, 6 и 7, служащие дл  преобразовани  г.игнала о (.i),образованы делител ми напр жени ; каждый из которых содержит правл емый резистор и конденсатор пото нной емкости. Посто нна  времени епи, состо щей из конденсатора и управ емого резистора, измен етс  линейно о времени с коэффициентом равным /т +1, то есть K.tj ,:;;;7i ем пл г 1 дл  первого блока интегрироани  5, -т 2 дл  второго блока 6, - третьего блока 7. Напр жение на выходе каждого блока араметрического интегриро вани  5, 6 и7 напр жение на конденсаторе) в момент ремени i определ етс  выражением )dt, где С - переменна  интегрировани . Входной сигнал S (i:) преобразованный в блоках 5, 6, 7, далее суммируетс  в сумматоре 4 с масщтабными коэффициентами , равными 1,5; -4 и 2,5 соответственно дл  выходных напр жений первого , второго и третьего блоков параметрического интегрировани . Таким образом, на выходе сумматора 4 формируетс  оценка погрешности кусочно-линейной аппроксимации сигнала ), равна  (t6ct)dit-4l ( )аС4. t -/оt - о (.t)dlt. в частности, если входной сигнал измен етс  линейно, т.е. Stt) SCo)K.t, где Offf - начальное дл  данного интервала дискретизации значение входного сигнала, k const, то напр жение на выходе сумматора 4 будет равно нулю. Если же входной сигнал измен етс  нелинейно, то на выходе сумматора 4 будет формироватьс  отличное от нул  напр жение, которое поступает на вход блока сравнени  2, где сравниваетс  с величиной допустимой погрешности аппроксимации .В момент времени Т, когда значение U станет равным с выхода блока сравнени  2 поступает сигнал на управл ющий вход блока выборки сигнала 1 и на вход сброса в нуль блока управлени  3. На выходе блока выборки 1 по вл етс  отсчет значени  сигнала и начинаетс  новый цикл измерени  погрешности линейный аппроксимации.

Применение трех блоков параметрического интегрировани  выгодно отличает предлагаемое устройство от прототипа, так как позвол ет реализовать помехоустойчивый алгоритм адаптивной временной дискритизации и обеспечивает эффективную оценку погрешности линейной аппроксимации при значительном уровне флуктуационных аддитивных помех. При этом отпадает необходимость в запоминании начального дл  каждого интервала дискретизации значени  входного сигнала, что позвол ет повысить аппаратурную точность измерени  погрешности линейной аппроксимации,

Форму да изобретени 

Адаптивный временной дискретизатор, содержащий блок выборки сигнала., подклк ченный выходом к выходу дискретизатора, сигнальным входом - квходу дискретизатора , а управл ющим входом - к выходу блока сравнени  и входу блока управлени , выход которого соединен с первым входом первого блока параметрического интегрировани , отличающийс  тем, что, с целью повышени  помехоустойчивости дискретизатора и точности измерени  погрещности линейной аппроксимации входного сигнала в дискретизатор введены второй и третий блоки параметрического интегрировани  и сумматор, подключенный выходом к входу блока сравнени  и соединенный соответствующими входами с вькодами блоков параметрического интегрировани ,- причем первые входы второго и третьего блоков параметрического интегрировани  соединены с выходом блока управлени , а вторые входы всех блоков параметрического интегрировани  подключены к входу дискретизатора.

Источники информации, прин тые во внимание при экспертизе

1.Авторское свидетельство СССР № 570059, KJ1. G 06 G 7/О2, 1976.

2.Авторское свидетельство СССР № 525244, кл, G 06 G 7/О2, 1975.

3.Авторское свидетельство СССР № 394800, кл, G Об G 7/02, 1971 (прототип).

Claims (1)

1. Форму ла изобретения

   Адаптивный временной дискретизатор, содержащий блок выборки сигнала., подклю-20 ченный выходом к выходу дискретизатора, сигнальным входом - к входу дискретизатора, а управляющим входом - к выходу блока сравнения и входу блока управления, выход которого соединен с первым входом²⁵ первого блока параметрического интегри рования, отлцчаюшийся тем, что, с целью повышения помехоустойчивости дискретизатора и точности измерения погрешности линейной аппроксимации входного сигнала в дискретизатор введены второй и третий блоки параметрического интегрирования и сумматор, подключенный выходом к входу блока сравнения и соединенный соответствующими входами с выходами блоков параметрического интегрирования,· причем первые входы второго и третьего блоков параметрического интегрирования соединены с выходом блока управления, а вторые входы всех блоков параметрического интегрирования подключены к bxo/v дискретизатора.