SU720662A1 - Method and apparatus for controlling three-phase to three-phase cycloinverter - Google Patents
Method and apparatus for controlling three-phase to three-phase cycloinverter Download PDFInfo
- Publication number
- SU720662A1 SU720662A1 SU782563862A SU2563862A SU720662A1 SU 720662 A1 SU720662 A1 SU 720662A1 SU 782563862 A SU782563862 A SU 782563862A SU 2563862 A SU2563862 A SU 2563862A SU 720662 A1 SU720662 A1 SU 720662A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- phase
- output
- frequency
- elements
- input
- Prior art date
Links
Landscapes
- Ac-Ac Conversion (AREA)
Description
(54) СПОСОБ УПРАВЛЕНИЯ ТРЕХФАЗНО-ТРЕХФАЗНЫМ(54) METHOD OF MANAGING THREE-PHASE-THREE-PHASE
ОДНОПОЛУПЕРИОДНЫМ ЦИКЛОКОНВЕРТОРОМ A SINGLE-PERIODIC CYCLO-CURVATURE
И УСТРОЙСТВО дл ЕГО ОСУЩЕСТВЛЕНИЯAND DEVICE FOR ITS IMPLEMENTATION
Изобретение относитс к электротехнике, в частности, к области управлени трехфазно-трехфазными однополупериодными циклоконверторами, питающих частотно-регулируемые асинхронные электроприводы.The invention relates to electrical engineering, in particular, to the field of control of three-phase-three-phase single-half-cycle cyclo-converters that supply frequency-controlled asynchronous electric drives.
Известны способы управлени трехфазно-трехфазным циклоконвертором, заключающиес в том, что управл ющие импульсы на тиристоры силовой схемы подаютс так, чтобы трехфазное выходное напр жение преобразовател имело частоту, сниженную по сравнению с частотой питающей сети в любое целое число раз, причем пор док чередовани фаз выходного и питающего трехфазных напр жений остаетс во всем диапазоне изменени посто нным 1.Methods are known for controlling a three-phase-three-phase cycloconverter, namely, that the control pulses on the thyristors of the power circuit are supplied so that the three-phase output voltage of the converter has a frequency that is reduced compared to the frequency of the mains supply any whole number of times the output and supply three-phase voltages remain constant over the entire range of variation 1.
Схема управлени , реализующа такой способ, содержит блок синхронизации, выходы которого соединены с одним из входов нуль-органов, на вторые входы которых подаютс сигналы уставки. Выходы нульорганов одновременно соединены с сумматором и распределителем, ко второму входу которого подсоедин етс выход кольцевого счетчика.A control circuit implementing such a method comprises a synchronization unit, the outputs of which are connected to one of the inputs of the null organs, to the second inputs of which the setpoint signals are applied. The outputs of the null-organs are simultaneously connected to the adder and the distributor, to the second input of which the output of the ring counter is connected.
При таком способе управлени возникает несимметри выходного напр жени преобразовател , котора приводит к ухудшению работы асинхронного двигател .With this control method, asymmetry of the output voltage of the converter arises, which leads to deterioration of the asynchronous motor.
Известен также способ управлени трехфазно-трехфазным циклоконвертором, заключающийс в том, что снимают входную частоту за счет подачи определенной последовательности импульсов на встречно-параллельные тиристоры, соедин ющие фазы нагрузки с фазами питающей сети 2.There is also known a method of controlling a three-phase-three-phase cycloconverter, which consists in removing the input frequency by supplying a specific sequence of pulses to anti-parallel thyristors connecting the load phases with the phases of the supply network 2.
Устройство управлени , реализующее такой способ состоит из формировател - синхронизатора и трех блоков импульснофазового управлени , подключенных к трехфазной сети, шести элементов запрета, три из которых соответственно подключены к пр мым и инверсным выходам блоков импульсно-фазового управлени , а выходы первых трех элементов запрета соединены с входами вторых трех элементов запрета,A control device that implements this method consists of a generator - synchronizer and three pulsed phase control units connected to a three-phase network, six prohibition elements, three of which are respectively connected to the direct and inverse outputs of the pulse-phase control units, and the outputs of the first three prohibition elements are connected with the inputs of the second three prohibition elements,
кольцевого распределител с трем пр мыми и трем инверсными выходами, один пр мой и один инверсный выходы которого подключены к первому элементу запрета вторых трех элементов запрета, выход которого подключен к первому из п ти выходных усилителей, подключенных к управл ющим электродам тиристоров, целочисленного делител частоты, первый и второй входы которого подключены соответственно к первому и второму выходам формировател -синхронизатора , а выход целочисленного делител частоты подключен к первому входу кольцевого распределител , второй входкоторого подключен ко второму выходу формировател -синхронизатора, и блок редукции частоты, выход которого подключен к третьму входу целочисленного делител частоты. Недостатком способа управлени циклоконвертором вл етс значительна несимметричность выходного напр жени , котора существенно про вл етс при малых значени х коэффициента редукции. Целью изобретени вл ютс исключение асимметрии в трехфазной системе выходного напр жени , улучшение энергетических показателей и регулировочных характеристик , а также уменьшение пульсаций момента и. частоты вращени электропривода. Указанна .цель достигаетс тем, что в способе управлени трехфазно-трехфазным ОДнопблуггерийДным циклоконвертором, питающим частотно-управл емый асинхронный электропривод, заключающийс в том, что снижают частоту входного напр жени кратно в целое число раз по отношению к входной частоте путем подачи последовательности управл ющих импульсов на тиристоры циклоконвертора, измен ют последовательность подачи импульсов на тиристоры в зависимости от требуемого коэффициента снижени частоты )) , причем при О Зп + 1, где п 1,2,3... подают управл ющие импульсы на тиристоры циклоконвертора , которые формируют выходное напр жение с пор|Ядком чередовани фаз, соответствующим пор дку чередовани фаз питающей сети, а при- Зп-1 подают управл ющие импульсы на тиристоры циклоконвертора , которые формируют выходное напр жение с пор дком чередовани фаз, соответствующим обратному пор дку чередовани фаз питающей сети. Такой способ может быть осуществлен устройством, которое в отличие от известного снабжено двум формировател ми двоичного кода коэффициентов снижени вы ходной частоты, двум блоками сравнени кодов; каждый из которых состоит из четырех двухвходовых логических элементов И, двух четырехвхрдовых логических элементов ИЛИ, двух блоков задержки и четырех управл емых ключей, причем управл ющие входы ключей попарно соединены с выходами блоков временной задержки, подключенных через четырехвходовые логические элементы ИЛИ к выходу каждого логического элемента И блоков сравнени кодов, первые входы которых соответственно подключены к формировател м двоичного кода коэффициентов снижени входной частоты, а вторые входы подключены к выходу блока редукции частоты, выходы второй и третьей пары пр мого и инверсного выходов кольцевого распределител через первый и второй ключи подключены к входам второго и третьего элементов запрета вторых трех элементов запрета, а выходы данных элементов запрета через третий и четвертый ключи подключены к входам четырех выходных усилителей. На фиг. 1 - устройство дл осуществлени способа; на фиг. 2 - эпюры напр жений , характеризующие способ управлени трехфазно-трехфазным однополупериодным циклоконвертором. Устройство дл управлени циклоконвертором , состо щее из встречно-параллельно включенных тиристоров 1-5, соедин ющих три фазы нагрузки 6 с трем фазами питающей сети с частотой f i, содержит каналы управлени , каждый из которых состоит из блоков 7,8, 9 импульсно-фазового управлени , соединенных через элементы 10-15 запрета с выходными усилител ми 16-20, причем усилители 17-20 соедин ютс .перекрестно с элементами 14-15 запрета через управл емые ключи 21-22. С питающей сетью соединен формирователь-синхронизатор 23, выход которого включен на целочисленный делитель 24 частоты и кольцевой распределитель 25, соединенный одним из входов с выходом делител 24. Кольцевой распределитель 25 имеет трехфазный выход , каждый из которых присоединен соответственно к входам элементов 13, 14, 15 запрета, причем с элементами выходы распределител 25 соединены перекрестно через управл емые ключи 26-27. Ключи 26 и 21 управл ютс с выхода эле-, мента 28 задержки, а 27 и 22 с выхода элемента 29 задержки, входы которых присоединены к выходам логических элементов ИЛИ 30-31, чьи входы соответствующим образом включены на выходы элементов 3233 , фиксирующих совпадение , вырабатывающихс формировател ми 34-35. Кроме этого, один из входов устройств 32 и 33 соедин етс с выходом блока 36 редукции частоты и одним из входов целочисленного делител 24 частоты. В цел х упрощени св зи между логическими элементами системы управлени циклоконвертором в большинстве случаев выполнены в однолинейном исполнении. Схема устройства работает следующим образом. Блоки 7-9, синхронизированные с питающей сетью, вырабатывают импульсы управлени , поступающие через элементы 10- 15, управл емые ключи 21-22 и выходные усилители 16-20 на управл ющие электроды соответствующих тиристоров 1-5 Вырабатываемые блоками 7-9 импульсы можно сдвигать с помощью сигнала управлени и/, осуществл тем самым фазовое управление полусинусоид входного напр жени , из которых формируетс выходное напр жение, что необходимо выполн ть одновременно со снижением его частоты. Циклическое переключение тиристоров 1-5 с частотой fj осуществл етс благодар подаче на запрещающие входы элементов 13-15 запрета тактового сигнала с выхода , распределител 25, который представл ет собой кольцевой делитель на 6, с выхода которого снимаетс три пары взаимноинверсных потенциальных логических тактовых сигналов. Кажда пара тактовых сигналов сдвинута во времени друг относительно друга на 1/3 периода выходной частоты. Дл того, чтобы выходна частота была в целое число раз меньще входной, на вход распределител 25 подаетс сигнал с управл емого целочисленного делител 24 частоты, на который поступает последовательность импульсов от формировател -синхронизатора 23. Коэффициент снижени входной частоты задаетс в двоичном коде формирователем 34 и подаетс как на управл ющий вход делител 24, так и на один из входов каждой чейки блоков 30 и 31. На второй вход каждой чейки элемента 30 подаетс код, вьтрабатываемый элементом 32 и обеспечивающий симметричное управление при однонаправленном чередовании фаз входного и выходного напр жений . На второй вход каждой чейки элемента 32 подаетс код, вырабатываемый элементом 33 и обеспечивающий симметричное управление при встречном чередовании фаз указанных напр жений. В зависимости от заданного имеет место совпадение кодов либо в элементе 30, либо в элементе 31, при этом по вл етс логическа единица на выходе элемента 28 задержки либо 29, что приводит к замыканию логической цепи соответственно управл емого ключа 26 либо 27. Такое построение схемы обеспечивает необходимое взаимное направление в чередовании соответствующих фаз входного и выходного напр жений. Дл того, чтобы при непосредственном переходе от одного значени v к другому не происходило изменение пор дка чередовани фаз выходного напр жени , в схеме имеютс ключи 21 и 22, управл емые одновременно с ключами 26 и 27 и позвол ющие пропускать на, тиристоры импульсы управлени так, чтобы формировалось выходное напр жение того же пор дка чередовани фаз как и при предыдущем значениич}. Кроме этого api непосредственном переходе от одного значени к другому сигнал на управл емые ключи 21-22 и 26-27 подаетс не сразу, а с определенной выдержкой времени , создаваемой элементами 28 и 29.Это Необходимо дл того, чтобы при переходе от одной группы работающих силовых вентилей 1-5 к другой не произощло короткое замыкание между фазами. Выдержка времени не должна быть менее одной четверти периода питающего напр жени . Способ управлени трехфазно-трехфазным однополупериодным циклоконвертором осуществл етс следующим образом (см. фиг. 2). На схеме: Ui(t); UzCt); из(1) мгновенные значени напр жени фаз питающей сети, Vi(t); Un(t); Uiji (t) - мгновенные значени напр жени фаз выходного напр жени , Т i и Та - соответственно полупериоды выходного напр жени . Рассмотрим теоретическое обоснование предлагаемого способа управлени . Дл получени трехфазной системы выходного напр жени с частотой вых необходимо сформировать трехфазный тактовый сигнал с частотой ftwx, который обеспечит циклическое подключение выходных фаз циклоконвертора к фазам питающей сети с соответствующим временным сдвигом. Полученна трехфазна система выходного напр жени будет симметрична , если мгновенные значени вь1ходного напр жени будут равны между собой при сдвиге по оси времени на Т 2/3 и 2Т 2/3 соответственно дл второй и третьей выходных фаз: UT(t) Ur,(t+T2/3)U,s(t-J-2T2/3).fi) Пусть фазы выходного напр жени циклоконвертора образуютс из одноименных фаз питающей сети, т. е. трехфазный тактовый сигнал и трехфазное напр жение питающей сети имеют одинаковый пор док чередовани фаз. Тогда на участках проводимости тиристоров имеем: UT(t) U,(t): Uu(t) U2(t); (t) U3(t). (2) Исход из симметрии и периодичности напр жени питающей сети, можно записать: Ui(t) U2(t + T,/3-fnT,). U,(i) U3(t + T,/3 + nT,) U3(t) U,(t + T,/3 + nT,) где n 0,1,2,3... U,(tHJ2(t + T,/3 + nT,) U.3(t + T,/3 + nT|+ T,/3-fnTi). Рассматрива равенства (1) и (4) с учетом (2), можно записать: Тз/З nTi + Т1/3,-откуда Зп + 1, Если соблюдать услови (2) и (5), то при симметричной питающей сети трехфаза система получаемого выходного напр ени также симметрична.ring distributor with three direct and three inverse outputs, one direct and one inverse outputs of which are connected to the first prohibition element of the second three prohibition elements, the output of which is connected to the first of five output amplifiers connected to the control electrodes of the thyristors, integer frequency divider , the first and second inputs of which are connected respectively to the first and second outputs of the synchronizer synchronizer, and the output of the integer frequency divider is connected to the first input of the ring distributor the divider, the second input of which is connected to the second output of the synchronization driver, and the frequency reduction unit, the output of which is connected to the third input of the integer frequency divider. The disadvantage of the cycloconverter control method is the significant asymmetry of the output voltage, which is substantially manifested at low values of the reduction coefficient. The aim of the invention is the elimination of asymmetry in the three-phase output voltage system, the improvement of energy performance and control characteristics, as well as the reduction of the ripple torque and. frequency of rotation of the drive. This goal is achieved by the fact that in the control method of a three-phase-three-phase single-bludgeon D cycloconverter that feeds a frequency-controlled asynchronous electric drive, which means that the frequency of the input voltage is reduced by a multiple of an integer number times the input frequency by supplying a sequence of control pulses cycloconverter thyristors, change the sequence of pulse supply to thyristors depending on the required frequency reduction factor)), moreover, at O 3f + 1, where n 1,2,3 ... equal pulses to the cycloconverter thyristors, which form the output voltage with pores | A phase alternation core corresponding to the order of phase alternation of the supply mains, and control signals 1 to the cycloconverter thyristors, which form the output voltage with the alternation voltage sequence phases corresponding to the reverse order of alternating phases of the mains. Such a method can be carried out by a device which, in contrast to the known one, is equipped with two binary code generators of output frequency reduction coefficients, two code comparison blocks; each of which consists of four AND two-input logic elements, two OR four logical logic elements, two delay blocks and four controllable keys, the control inputs of the keys connected in pairs to the outputs of the time delay blocks connected via the four input logic elements OR to the output of each logic element And blocks of code comparison, the first inputs of which are respectively connected to the binary code generator of the input frequency reduction factors, and the second inputs are connected to you the frequency reduction unit, the outputs of the second and third pairs of direct and inverse outputs of the ring distributor through the first and second keys are connected to the inputs of the second and third prohibition elements of the second three prohibition elements, and the outputs of these prohibition elements through the third and fourth keys are connected to the four output amplifiers. FIG. 1 — apparatus for carrying out the method; in fig. 2 shows voltage diagrams characterizing a method for controlling a three-phase to three-phase half-wave cycloconverter. A cycloconverter control device, consisting of anti-parallel-connected thyristors 1-5, connecting the three phases of the load 6 to the three phases of the power supply network with the frequency fi, contains control channels, each of which consists of blocks 7,8, 9 pulsed-phase controls connected through prohibit elements 10-15 to output amplifiers 16-20, and amplifiers 17-20 are connected crosswise to prohibition elements 14-15 via controllable switches 21-22. A mains synchronizer 23 is connected to the mains supply, the output of which is connected to an integer frequency divider 24 and an annular distributor 25 connected by one of the inputs to the divider 24. The annular distributor 25 has a three-phase output, each of which is connected respectively to the inputs of elements 13, 14, 15 of the prohibition, whereby the outputs of the distributor 25 are interconnected with the elements via controlled keys 26-27. The keys 26 and 21 are controlled from the output of delay element 28, and 27 and 22 from the output of delay element 29, the inputs of which are connected to the outputs of logical elements OR 30-31, whose inputs are appropriately connected to the outputs of elements 3233 fixing a match, produced with shapers 34-35. In addition, one of the inputs of the devices 32 and 33 is connected to the output of the frequency reduction unit 36 and one of the inputs of the integer frequency divider 24. In order to simplify the communication between the logical elements of the cycloconverter control system, in most cases they are made in a single-line design. The scheme of the device works as follows. Blocks 7–9, synchronized with the mains, produce control pulses arriving through elements 10–15, control switches 21–22, and output amplifiers 16–20 to control electrodes of the corresponding thyristors 1–5. The pulses produced by blocks 7–9 can be shifted using the control signal and /, thereby implementing the phase control of the half-sine input voltage, from which the output voltage is formed, which must be performed simultaneously with a decrease in its frequency. Cyclic switching of thyristors 1-5 with a frequency fj is carried out by applying to the prohibitory inputs of elements 13-15 a prohibition of the clock signal from the output, distributor 25, which is a ring divider by 6, from the output of which three pairs of mutually inverted potential logical clock signals are removed. Each pair of clock signals is shifted in time relative to each other by 1/3 of the period of the output frequency. In order for the output frequency to be an integer number of times smaller than the input frequency, the input of the distributor 25 is supplied with a signal from a controlled integer frequency divider 24, which receives a sequence of pulses from the synchronizer generator 23. The reduction factor of the input frequency is specified in binary code by driver 34 and It is fed both to the control input of the splitter 24 and to one of the inputs of each cell of blocks 30 and 31. To the second input of each cell of element 30, a code is supplied that is accessed by element 32 and ensures symmetric systematic way during unidirectional phase rotation of the input and output voltages. To the second input of each cell of element 32, a code is supplied, which is produced by element 33 and provides symmetrical control during the opposite phase rotation of the indicated voltages. Depending on the given, there is a coincidence of codes either in element 30 or element 31, and a logical unit appears at the output of delay element 28 or 29, which leads to the closure of the logical circuit of the corresponding controlled key 26 or 27. provides the necessary mutual direction in the alternation of the corresponding phases of the input and output voltages. In order to directly switch from one value of v to another, there is no change in the order of alternating phases of the output voltage, there are keys 21 and 22 in the circuit, controlled simultaneously with keys 26 and 27 and allowing control pulses to pass to the thyristors so that the output voltage of the same order of phase alternation is formed as with the previous value of}. In addition to this, the direct transition from one value to another is transmitted to controllable keys 21-22 and 26-27 not immediately, but with a certain time delay created by elements 28 and 29. This is necessary for the transition from one group of workers power valves 1-5 to the other did not produce a short circuit between the phases. The time delay should not be less than one quarter of the period of the supply voltage. The method of controlling the three-phase three-phase half-wave cycloconverter is carried out as follows (see Fig. 2). In the diagram: Ui (t); UzCt); from (1) the instantaneous values of the mains voltage, Vi (t); Un (t); Uiji (t) are the instantaneous voltages of the phases of the output voltage, T i and Ta, respectively, the half periods of the output voltage. Consider the theoretical justification of the proposed control method. To obtain a three-phase output voltage system with a frequency of the output, it is necessary to form a three-phase clock signal with a frequency of ftwx, which will ensure cyclical connection of the output phases of the cycloconverter to the phases of the supply network with a corresponding time shift. The resulting three-phase output voltage system will be symmetrical if the instantaneous voltage values are equal to each other when shifting along the time axis by T 2/3 and 2T 2/3 for the second and third output phases: UT (t) Ur, (t + T2 / 3) U, s (tJ-2T2 / 3). Fi) Suppose that the phases of the output voltage of the cycloconverter are formed from the same phases of the supply network, i.e. the three-phase clock signal and the three-phase supply voltage have the same order of phase alternation . Then, in the areas of conduction of the thyristors, we have: UT (t) U, (t): Uu (t) U2 (t); (t) U3 (t). (2) Based on the symmetry and periodicity of the supply voltage, we can write: Ui (t) U2 (t + T, / 3-fnT,). U, (i) U3 (t + T, / 3 + nT,) U3 (t) U, (t + T, / 3 + nT,) where n is 0,1,2,3 ... U, (tHJ2 (t + T, / 3 + nT,) U.3 (t + T, / 3 + nT | + T, / 3-fnTi). Consider equalities (1) and (4) with allowance for (2), we can write : Tz / Z nTi + T1 / 3, from Zp + 1, If conditions (2) and (5) are observed, then with a symmetrical mains supply, the three-phase system of the output voltage is also symmetrical.
Пусть пор док чередовани фаз трехфазного тактового сигнала обратен пор дку чередовани трехфазного напр жени питающей сети. Тогда на участках проводимости тиристоров имеем: U,(t) U,(t); U,,(t) U.,(t); U.iHt) U(t), (7)Let the order of phase alternation of a three-phase clock signal be inverse of the order of alternation of a three-phase supply voltage. Then in the areas of conduction of the thyristors we have: U, (t) U, (t); U ,, (t) U., (T); U.iHt) U (t), (7)
a с учетом симметрии, периодичности и пор дка чередовани фаз напр жени питающей сети можно записать:A, taking into account symmetry, periodicity and order of alternation of the phases of the supply voltage, can be written:
U,(t) U3(t-T,/3 + nT|),U, (t) U3 (t-T, / 3 + nT |),
UK(t) U2(t-Ti/3 + nT,),(8)UK (t) U2 (t-Ti / 3 + nT,), (8)
U3(t( U,(t-T,/3 + nT,),U3 (t (U, (t-T, / 3 + nT,),
где П 0,1,2,3... илиwhere P 0,1,2,3 ... or
Ui(t) U3(t-TJ3 + nT,) U(t-T,/3 + nT,-T,/3 + nT,),(9);Ui (t) U3 (t-TJ3 + nT,) U (t-T, / 3 + nT, -T, / 3 + nT,), (9);
Как и в предыдущем случае, можно получить Т г/3 -Т 1/3 + пТ I, откуда ) |- Зп-1.,(10As in the previous case, you can get T g / 3 -T 1/3 + pT I, from where) | - Zp-1., (10
Уравнени (7) и (9) дают услови , при которых трехфазна система выходного напр жени также симметрична. . -Таким образом, еслиуправление циклоконвертором осуществл етс в соответствии с услови ми (2), (5) или (7), (9), то его выходное напр жение будет симметрично. Кроме этого, уравнение (9) не изменитс , если помен ть пор док чередовани фаз тактового сигнала, оставив неизменным пор док чередовани фаз питающей сети. Однако при этом произойдет изменение пор дка чередовани фаз выходного напр жени и реверс асинхронного двигател .Equations (7) and (9) give the conditions under which the three-phase output voltage system is also symmetric. . Thus, if the cycloconverter is controlled in accordance with conditions (2), (5) or (7), (9), its output voltage will be symmetrical. In addition, equation (9) does not change if the order of alternation of phases of the clock signal is reversed, leaving the order of alternation of phases of the supply network unchanged. However, this will change the order of the alternating phases of the output voltage and reverse the induction motor.
Рассмотрим формирование выходного напр жени при последовательном изменении коэффициента снижени входной частоты от ) Зп-1 к ) Зп + 1 и обратно при п 1,2,3... Из изложенного выше следует, что избежать изменени пор дка чередовани фаз выходного напр жени можно, если их формировать из напр жени фаз питающей сети с обратным пор дком чередовани (фиг. 1). При этом нельз осуществить мгновенный йереход во всех фазах от одного значени к другому. Это может привести к короткому замыканию двух фаз. Дл того чтобы это не происходило, необходимо осуществл ть переход с выдержкой времени не меньщей чем половина периода напрйжени питающей сети Т г.Consider the formation of the output voltage with a sequential change in the input frequency decrease factor from) Зп-1 к) Зп + 1 and back when n 1,2,3 ... From the above it follows that it is possible to avoid changing the order of alternating phases of the output voltage if they are formed from the voltage of the supply mains with the reverse order of alternation (Fig. 1). In this case, it is not possible to make an instant spawning in all phases from one value to another. This can lead to a short circuit of the two phases. In order for this not to occur, it is necessary to make a transition with a time delay of not less than half the period of time for the supply network T g.
Применение данного изобретени позвол ет исключить асимметрию в трехфазной системе выходного напр жени , улучщает энергетические показатели и регулировочные характеристики, а также уменьщает пульсации момента и частоты вращени электропривода .The application of this invention eliminates asymmetry in a three-phase output voltage system, improves energy performance and control characteristics, and also reduces ripple torque and rotation frequency of the electric drive.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU782563862A SU720662A1 (en) | 1978-01-03 | 1978-01-03 | Method and apparatus for controlling three-phase to three-phase cycloinverter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU782563862A SU720662A1 (en) | 1978-01-03 | 1978-01-03 | Method and apparatus for controlling three-phase to three-phase cycloinverter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU720662A1 true SU720662A1 (en) | 1980-03-05 |
Family
ID=20741939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU782563862A SU720662A1 (en) | 1978-01-03 | 1978-01-03 | Method and apparatus for controlling three-phase to three-phase cycloinverter |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU720662A1 (en) |
-
1978
- 1978-01-03 SU SU782563862A patent/SU720662A1/en active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4377779A (en) | Pulse width modulated inverter machine drive | |
| SU720662A1 (en) | Method and apparatus for controlling three-phase to three-phase cycloinverter | |
| US4685049A (en) | Unrestricted frequency changer switch topology | |
| GB1589033A (en) | Switching waveform synthesisers for poly-phase static inverters | |
| SU1418872A1 (en) | Device for controlling single-phase bridge inverter | |
| SU576651A1 (en) | Method of controlling voltage inverter | |
| SU1372544A1 (en) | Method of controlling direct three-phase frequency converter | |
| SU1720135A1 (en) | Parametric variable-frequency electric drive | |
| SU1192094A1 (en) | Device for controlling rotational speed of induction motor | |
| SU982178A1 (en) | Self-sustained electric power supply system | |
| SU997227A1 (en) | Device for controlling direct-coupled frequency converter | |
| SU970624A1 (en) | Device for control of three-phase gate-type voltage regulator | |
| SU864488A1 (en) | Device for control of three-phase power-diode converter | |
| SU1517109A1 (en) | A.c. electric drive | |
| SU1305818A1 (en) | D.c.voltage-to-three-phase quasisine voltage converter | |
| SU1022267A1 (en) | Voltage regulator with elevated frequency stage | |
| SU1229929A1 (en) | Device for controlling three-phase bridge inverter | |
| SU570181A1 (en) | Device for control of frequency converter | |
| SU1097156A1 (en) | Device for controlling induction motor alternating voltage converter | |
| SU964962A1 (en) | Device for control of cycle converter | |
| SU1365327A1 (en) | Device for controlling revolutions of induction motor | |
| SU1677818A1 (en) | Device for control of frequency converter with direct coupling | |
| SU851691A1 (en) | Ac voltage regulator | |
| SU843134A1 (en) | Frequency converter with quasi-single band modulation | |
| SU1411883A1 (en) | Apparatus for levelling-out frequencies in synchronization of generators |