SU714406A1 - Arrangement for solving differential simultaneous equations - Google Patents

Arrangement for solving differential simultaneous equations Download PDF

Info

Publication number
SU714406A1
SU714406A1 SU772539746A SU2539746A SU714406A1 SU 714406 A1 SU714406 A1 SU 714406A1 SU 772539746 A SU772539746 A SU 772539746A SU 2539746 A SU2539746 A SU 2539746A SU 714406 A1 SU714406 A1 SU 714406A1
Authority
SU
USSR - Soviet Union
Prior art keywords
block
group
inputs
input
outputs
Prior art date
Application number
SU772539746A
Other languages
Russian (ru)
Inventor
Гергий Евгеньевич Пухов
Игорь Николаевич Войтенков
Original Assignee
Институт Электродинамики Ан Украинской Сср
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Институт Электродинамики Ан Украинской Сср filed Critical Институт Электродинамики Ан Украинской Сср
Priority to SU772539746A priority Critical patent/SU714406A1/en
Application granted granted Critical
Publication of SU714406A1 publication Critical patent/SU714406A1/en

Links

Landscapes

  • Complex Calculations (AREA)

Description

(54) УСТРОЙСТВО ДЛЯ РЕШЕНИЯ СИСТЕМ ДИФФЕРЕНЦИАЛЬЙЫХ УРАВНЕНИЙ(54) DEVICE FOR SOLVING DIFFERENTIAL EQUATION SYSTEMS

1one

Изобретение относитс  к области вычислительной техники и может быть применено дл  решени  с высокой точностью систем обыкновенных нелинейных дифференциальных уравнеНИИ , нап15имер, в системах идентификации и управлени  динамических объектов. ,The invention relates to the field of computer technology and can be applied to solve with high accuracy systems of ordinary nonlinear differential equations, for example, in identification systems and control of dynamic objects. ,

Известны устройства дл  решени  систем обыкновенных нелинейных дифференциальных уравнений 1, содерт Жсоцее блок управлени , блок пам ти, блоки управл емых ключей, блоки умножени , блоки сумматоров, интеграторов , функциональных преобразователей . Известные устройства позвол ют находить решение систем обыкновенных дифференциальных уравнений первого пор дка в результате предварительного определени  вектора производных искомых неизвестных,, и последующего его интегрировани .Devices are known for solving systems of ordinary non-linear differential equations 1, containing a control unit, a memory unit, controllable key units, multiplication units, adders, integrators, functional converters units. The known devices make it possible to find a solution to systems of first-order ordinary differential equations as a result of the preliminary determination of the vector of the unknowns derived and its subsequent integration.

Известно устройство 2 дл  моделировани  систем дифференциальных уравнений, содержащее блок управлени , аналого-цифровой и цифроаналоговый преобразователи, блоки умножени , блоки аналоговых сумматоров, интеграторов, гибридных функциональных преобразовате.пей, рёгистр гсЩрёA device 2 is known for modeling differential equations systems comprising a control unit, analog-digital and digital-analog converters, multiplication units, blocks of analog adders, integrators, hybrid functional converters.

са, дешифратор адреса, блок пам ти, триггер записи, блоки управл емых ключей. Известное устройство позвол ет находить решение систем обыкновенных нелинейных дифференциальных уравнений первого пор дка, причем операции интегрировани , умножени , суммировани  быстройзмен ющихс  переменных осуществл етс  в sa, address decoder, memory block, write trigger, controllable key blocks. The known device makes it possible to find a solution of systems of ordinary nonlinear differential equations of the first order, and the integration, multiplication, summation of fast changing variables is carried out in

0 аналоговой части устройства.0 analog part of the device.

Основным недостатком данного устройства  вл етс  сравнительно невы-сока  точность вычислений. Это обусловлено наличием существенных методи5 ческих и инструментальных погрешностей . Так, необходимость квантовани  по времени всех или части компонент вектора правых частей в случае ана0 логового интегрировани  приводит к по влению значительной методической погрешности. Уменьшение последней путем повышени  частоты квантовани , либо применени  сложных ана5 логовых экстрапол торов приводит либо к увеличению требуемого быстродействи  части устройства, определ ющей квантованные значени  вектора правых Частей, либо к увеличению инструментальной погрешности.The main disadvantage of this device is the relatively low accuracy of the calculations. This is due to the presence of significant methodological and instrumental errors. Thus, the need for time-slicing of all or part of the components of the vector of the right-hand sides in the case of analogue integration leads to significant methodological error. Reducing the latter by increasing the frequency of quantization, or using complex analogue extrapolators leads either to an increase in the required speed of the part of the device that determines the quantized values of the vector of the right Parts, or to an increase in the instrumental error.

00

Целью настр вдёго изобретени  вл етс  увеличение точности устрой тва дл  решени  систем дифферениальных уравнений. Это достигает  тем, что устройство дл  реше- ни  систем дифференциальных уравнений , содержащее блок управлени , блок умножени , блок пам ти, блок сумматоров и две группы элементов , дополнительно содержит блок рекурЕ )ентных вычислений, группу И умноителей , блок сравнени , три блока накапливающих сумматоров и блок сдвига, причем выходы ц умножитеей группы соединены со входами блока суг маторов, выходы которого подключены к первой группе входов блока пам ти и к первой группе вхо- .дов блока умножени , втора  группа входов блока умножени  подключена к первой группе выходов блокапам ти и группе входов первого блока накапливающих сумматоров соответственно , входы HI умножителей группы подключены ко -второй группе выходов блока пам ти, выходы первого блока накапливающих сумматоров подключены к первому входу блока рекуррентных вычислений, первый, второй, третий, четвертый и п тый выходы блока пам ти подключены соответственно к второму, третьему, четвертому , п тому и шестому входам блокаThe purpose of the customization tool is to increase the accuracy of the device to solve differential equations. This is achieved by the fact that the device for solving systems of differential equations, containing a control unit, a multiplication unit, a memory unit, a unit of adders and two groups of elements, additionally contains a recurring computation unit, a group of multipliers, a comparison unit, three accumulators adders and a shift block, with the outputs of the multipliers of the group connected to the inputs of the sugator block whose outputs are connected to the first group of inputs of the memory block and to the first group of inputs of the multiplication block, the second group of inputs of the multiplying block connected to the first group of blockout outputs and the group of inputs of the first block of accumulating adders, respectively; the inputs of the HI group multipliers are connected to the second group of outputs of the memory block; the outputs of the first block of accumulating adders are connected to the first input of the recurrent computation block; first, second, third, third and the fifth outputs of the memory block are connected respectively to the second, third, fourth, fifth and sixth inputs of the block

рекуррентных вычислений, первый и второй выходы которого подключены к входам элементов И первой группы, выходы ксэторых подключены к первомуrecurrent calculations, the first and second outputs of which are connected to the inputs of elements AND of the first group, the outputs of the ksoryths are connected to the first

§х6ду TpeTbefo. Яблока накапЛйвающих сумматоров и к седьмому входу блока рекуррентных вычислений, второй выход которого подключен к второй группе входов блоха пам ти и к перBOMS входу второго блока накаппивающих сумматоров, первый выход кох орого подключен к первому зходу олока сдвига, второй и третий входы которого подключены к шестому выходу блока пам ти, второй выход второго блока накапливак цих сумматоров и вьаход блока сдвига подключены к входам элемен гов И второй группы, первые выходы которых подключены к первой группе входов третьего блока накапливающих сумматоров, выход которого соединен с первым входом блoka сравнени , выход которого подключен ко входу блока управлени , выходы элементов И второй группы подключены к второй группе входов третьего, блока накапливающих сум- маторов и к восьмому входу блока рекуррентных вычислений,- выходы блока управлени  подключены соответственно к первому входу блока пам ти, входу первого блока накапливающих сумматоров, второму входу второго блока накапливающих сумматоров , четвертому входу блока сдвига , входам элементов И первой и§H6du TpeTbefo. Apple accumulating adders and to the seventh input of the recurrent computation block, the second output of which is connected to the second group of memory flea inputs and to the BOMS input of the second block of adders, the first coch output is connected to the first shift input of the shift, the second and third inputs of which are connected to the sixth the output of the memory block, the second output of the second block accumulates accumulators of the adders and the input of the shift block are connected to the inputs of the AND elements of the second group, the first outputs of which are connected to the first group of inputs of the third block accumulating adders, the output of which is connected to the first input of the comparison block, the output of which is connected to the input of the control unit, the outputs of the elements AND the second group are connected to the second group of inputs of the third, block accumulating totalizers and the eighth input of the recurrent computation unit respectively to the first input of the memory block, the input of the first block of accumulating adders, the second input of the second block of accumulating adders, the fourth input of the shift block, the inputs of the first and first elements and

второй групп, входу третьей группы накапливающих сумматоров и ко второму входу блока- сравнени , блок рекуррентных вычислений содержит группу элементов ИЛИ, две группы умножителей, группу сумматоров, элементы НЕ, выходы элементов ИЛИ группы подключе.ш к первым входам умножителей первой группы, вторые входы которых подключены к п тому входу блока рекуррентных вычислений выходы умножителей второй группы подключены к первым вхолам сумматоров группы, вторые и третьи входы которых подключены соответственно к выходам умножителей первой группы и трётьей5 вх:оду блока, выходы умножителей третьей группы подключены к второму выходу блока непосредственно и через элементы НЕ к первому выходу блока, шестой, седьмой и Восьмой входы которого соединены с первыми, вторыми и третьими входами элементов ИЛИ группы, первые и вторые входы-умножителей группы подключены соответственно к выходам сумматоров группы и второму Jзxpдy блока, первый и четвертый входы которого соединены с первыми и вторыми входами умножителей второй группы.the second group, the input of the third group of accumulating adders and to the second input of the comparison block, the recurrent computation block contains a group of elements OR, two groups of multipliers, a group of adders, elements NOT, outputs of elements OR of a group of connectors to the first inputs of multipliers of the first group, second inputs which are connected to the fifth input of the block of recurrent calculations, the outputs of the multipliers of the second group are connected to the first inputs of the adders of the group, the second and third inputs of which are connected respectively to the outputs of the multipliers of the first group pty and third5 in: one unit, outputs of multipliers of the third group are connected to the second output of the block directly and through the elements NOT to the first output of the block, the sixth, seventh and eighth inputs of which are connected to the first, second and third inputs of the elements of OR group, the first and second inputs -group multipliers are connected respectively to the outputs of the group adders and the second block Jxprdy, the first and fourth inputs of which are connected to the first and second inputs of the multipliers of the second group.

На чертеже представлена блоксхема устройства дл  решени  слстем дифференциальных уравнений. The drawing shows a block diagram of a device for solving a system of differential equations.

Устройство содержит группу И умножителей Г, блок 2 управлени , блок 3 пам ти, блок 4 с/мматоров, блок 5 умножени , блок б накапливающих Сумматоров, блок 7 рекуррентных вычислений, первую группу 8 элемен- тов И, блок 9 накапливающих сумматоров , блок 10 сдвига, вторую группу 11 элементов И,блок 12 накапливающих сумматоров, блок 13 сравнени .The device contains a group of AND multipliers G, a control block 2, a memory block 3, a block of 4 s / mmators, a multiplication block 5, a block b of accumulating adders, a block of 7 recurrent calculations, a first group of 8 elements I, a block of 9 accumulators, a block 10 shift, the second group of 11 elements And, block 12 accumulating adders, block 13 of comparison.

Каждый блок группы П блока 1 уйножсни  состоит из m умножителей по размерности вектора обрабатываемых величин, то есть группа и блоковEach block of group P of block 1 of the multiplication consists of m multipliers by the dimension of the vector of processed quantities, that is, the group and blocks

1умножени  образует матрицу умножителей 1 - 1, 2 - 1, ...m-i, 1 - 2,A multiply multiplies the matrix of multipliers 1 - 1, 2 - 1, ... m-i, 1 - 2,

2- 2, И1- 2, 1 -(П -1), 2 - ( п - 1) , ...,П1-(П- 1), 1 -и, 2 -П,...., ш - И . Блок 4 сумматоров состоит изmсумматоров 4 - 1, 4 - 2, ...,2-2, I1- 2, 1 - (P -1), 2 - (p - 1), ..., P1- (P - 1), 1 - i, 2 -P ..., w - And. Block 4 adders consists of totalizers 4 - 1, 4 - 2, ...

4- Hi. Блок 5 умножени  состоит из П1 умножителей 5-1,5 -2, ...,4- Hi. Block 5 multiplication consists of P1 multipliers 5-1.5 -2, ...,

5- hi. Аналогичную структуру имеют Все блоки умножени , блоки сумматоров, накапливающих сумматоров, элементов ИЛИ, элементов НЕ вход щие .в Состав блока рекуррентных вычислений , запоминающих регистров.5- hi. All multiplying blocks, blocks of adders, accumulating adders, elements OR, elements NOT included in the block of recurrent calculations, storing registers have the same structure.

Работу предлагаемого устройства можно по снить на примере решени  систем дифференциальных уравнений вида: , . , ,,,: . The operation of the proposed device can be illustrated by the example of solving systems of differential equations of the form:,. ,, ,,,:.

,.(,х( - (1) где X(t) jx.(t) J - вектор неизвест5 ных. ,,о , B boq-i матрицы пос .то нных коэффициентов,(i) fj,(tU-вектор правых частей (t)(t -нелинейна  вектор-фукнци , t-врем , х(о) - значение Шпри i-причем Ш допускает разложение в р д Тейлора в окрестности некоторой точки Х , т. е. )-s(y.g.+4(Xg)xU) „ r.(t)-x-. (р) . Схад-Хр.д V-рг ( (. (2). Здесь bpfxC-t) - остаточный член р да. ГЛис/оЛ) ) Л Дл  решени  с помощью предлага мого устройства система дифференциальных уравнений (1) должна быт представлена на основе правил и формул .преобразований Тейлора . (Т-преобразований), определ ющих св зи между оригиналом ХШи его ;T и9oбpa xeниeм Х()в соответствии с соотношени ми 4 L--W &)«.. где - символ перехода отХ()к Х и, наоборот, хШ , W посто нный коэффициент, имеющий ра мерность i , 1 - аргумент, прини мающий целочисленные значени  О, 1 ..., оо, в виде соответствующие этр системе дифференциальных уравнений Т-изображений. Дл  общего случа , кбгда радиус сходимости р да (3) может быть меньше интервала О, Т интегрировани  системы (1), послед прежде чем перейти к ее Т-изображе ни м, должна быть предварительно представлена, путем подразделени  тервала О, т на N равных подинтервалов Н T/N , в которых р д ( 3) заведомо сходитс , в виде системы локальных уравнений; +Ах(гг))-(С), x.(obx.(iH где г(-с)(1Н+г), 4(t;)--.(x.,:u,)x.(-D)-xJ Г(х -,V .fciHl il .-) j-« ч-... P r., OitiH,i O,A,.. ,N-1 Систему (4) получают из исходной системы дифференциальных уравнений (1) в результате последовательного переноса начала координат из точки to О в точку , причем Т имеет с№дсл локального времени, измен ющегос  от до ТьН, а св зи между 1-ми ( 1+1)-м локальными системами уравнений определ ют из, услови  непрерывности x(i) - ( соответствии с (3), система Т-уравнений, изображающих - без учета остаточных членов р да (2) систему локальных дифференциальных уравнений (4), принимает вид; , ,,.., (5) X(VM.Ha,x..(i;)....(V)... X.{o)--NCiH),cv 1,2,...,m,; где YV- ( - 1 H дискрета 5-6 функции, изображающей с|,ю компоненту вектора -i х (г:), дискрета функции,, изображающей к компоненту ) вектора (е) -rof«J K дискрета функции, изображающей q/ ю компоненту (т) вектора f (Ь номер последнего из учитываемых членов р да (2) , причем; . U (.O x(i(.ai ),V,H --: x,uvx.(4|;;: . E - v - girt4 - -V l -Тггизображениб; степени оригинала x -q. (tri - x g f Z -q,. Предлагаемое устройство работает следующим образом. .В соответствии с (5) дл  кг сдого 1-го подынтервала интервала О, Т интегрировани  устройства вычисл ет о совокупность векторов дискрет -„ (| на основе соотношений: Р:С .(Х )-x )(1c)-... -V m -V11 - .m ) (o)x(,1,...,m, / то есть определ ет вёктьШ дискрет л(o),X(),...,X - (5J, где s-H-M -мак симальное число учитываемых на. подынтервале интегрировании дискре Число фактически учитываемых на л подынтервале дискрет и величина шага Н интегрировани  кбнтролируютс  в УстройстеГ аГбснрйеебоТ шенй урпрёдел ёмЬгь свойствами npeoegiaidiaHrilfi (3) : .|Vl).(M-X..(o)E; гДе ё - заданна  величина, харак-. теризующа  требуемую точность вычис лений. Если число совпадающих цифр (разр дов) в правой и левой част х выражени  (8) недостаточно, то вычислени  повтор ютс  с целью определени  большего числа дискрет Х (1 ( либр при уменьшенном шаге Н ). Если условие (8) выполн етс  удовлетворительной точностью, то устройство вычисл ет вектор первых дискрет ( 1+1)- го подынтервала интегрировани  в соответствии с выражением- .-чч.-,,,. :- ...... .. , .... .. ... ,.H°(, получа1е№м на основе свойств соотношений (3), (4), (5), после чего определ ютс  векторы дискрет (+-1 ) i4i (2),..., Х( S ) Вычислени  повтор ютс  аналогично до достижени  конца интервала О, Т интегрировани  системы (1). Работа устройства начинаетс  с ввдачй управл ющих сигналов из блока; 2 уйЩШёнН  на -первый вход блока 3 пам ти и накопйтелетрсраВнИв ающего блока 9. При Пбступлении этих сигналов п 6исходйт счйтывание из блока 3 пам ти и запись 9 ycjiOBi ft. бдно-, временно из блока 3 пам ти на шестой в:х:од блока 7 рекуррентных вычис лений поступает вектор ХоСо). 1. По сигналам из блока 2 управлени  осуществл етс  установка в блоков накапливающих сумматоров . Припоступлений на первый вход блока .3 пам т соответству ющиксйгнгшо из блока ; управлени  происходит считывание из блока 3 на первые входы первого блока 1 умножени  (1-1, 2-1, ..., И1-1) группы VI блоков 1 ТййоТ«ёййй--1гёТ тО)а коэффициентов i (Хоч) , а на вторые входы блока - считывание кода единицы. При поступлении лов из блока 2 на первый вход блока 3 1ЙШ ЖШ п8ш1ёДйёгд на вторШ входы 5 умнржен11  считываетс  код единицы . ШЩгаа5ШгШ:ШвйШййГ1 блока 2 на вход блока 6 направл ющих сумматоров осуществл етс  суммирование первоначально установленного в нем кода нул  с величиной вектора y: CXg-i ) поступающего с выходов блока 5 умножени . 2. Из блока 3 пам ти считываетс  .Haif первые входы первого блока 1 умножени  (1-1, .2-1, ..., «-) значение вектора Z (1{) дл  текущего значени  k , на вторые входы код единицы. На вторые входы блока 5 умножени  из блока 3 пам ти считываетс  значение вектора (Xg-). По сигналам управлени -из блока 2 в блоке б накапливающих сумматоров осуществл етс  суммирование значени  вектора v (X g.- ) и вектора (хg-.,-), Zi М поступающего с выходов блока 5 умноженин , т. е. вычисл етс  сумма первых двух слагаемых ). 3. Из блрка пдм ти на первые входы группы h блоков умножени  считываютс  значени  векторов (f.}, на вторые входы - значени  векторов Z -CI -Of-k s р причем дл  первого блока О, дл  второго (.- 1 и т. д. Таким образом на выходах блока 4 сумматоров формируетс  зн ачение вектора Zj t в соответствии с выражени ми (6). По сигналам управ- . лени  из блока 2 управлени  полученное текущее значение (k) записываетс   в блок 3 . На вто- . рыёвхЬд1Й блока 5 умножени  считываете   соотёШтствутащёёзначение vfCi HP и полученное. Значение очередного слагаемого (x.jZCK)/P -с выхода блока 5 умножени  поступает на входы блока б накапливающих сумматоров, где суммируетс  с пре ауйшми значени ми (1) .Описан ные операции повтор ютс , начина  Гспункта-3, m раз, т. е. вычисл етс  текущее значение Y.,- (() По сигналам управлени  из ,2 инвёртйрованный вектор . (о) дискрет с выхода блока 10 через блок 11 элементов И поступает на группу входов третьего 5лока 12 накапливающих сумматоров, По сигналам управлени , поступающим из бло- . ка 2 на вход блока 12, осуществл етс  суммирование занесенного первоначально в него .кода нул  и значени  вектора t 1 (о) дискрет . Из блока 3 пам ти на второй третий, четвертый и п тый входы блока 7 рекуррентных вычJHcлeний считьаваютс , соответственно, значени  H/(),F,-Ck),t-B),C-A), т. е. реализуютс  соотношени  (7) вычисл етс  текущее значениевектора А . (kH) дискрет, которые со второго выхода блока 7 рекуррентных ; вычислений поступает на вторую группу входов блока 3 пам ти, первый вход второго блока накапливающих сумматоров 9 и группу входов первого .блока 8 элементов И, Осуществл етс  запись в блок 3 пам ти вектора Xdt+l) и суммирование его, в соотвествии с (9), с накапливаемой в бл ке 9 суммой предьвдущих векторов ди крет. Одновременно вектор X -Ck+l) через первый блок 8 элементов И по тупает на первую группу входов бло ка 12, где вычисл етс  текущее значение левой части услови  (8) и провер етс  выполнение услови  (8) Если условие (8) выполнено, .то соо ветствующий код, поступающий с выходов блока 13 на вход-блока 2 упра лени  вызывает ввдачу последним сигналом управлени  на второй блок 10 управл емых ключей, в результате чего вектор дискрет, полученный в соответствии с выражением (9), поступает со второго выхода блока 9 накапливающих сумматоров на восьмой вход блока 7 рекуррентных вычислени Следовательно, в следующем цикле работы устройства на восьг ые входы блока 7 рекуррентных вычислений поступает вектор Х.,.(о).C-Rl вместо вектора Х(о7 . тГо сигналам управлени , поступающим на блок 10, осуществл етс  сдвиг информации в последнем (сдвиг вектора Х.,- (о) ) , а в блок 10 записываетс  вектор X- (о). условие iM-T достижени   конца интервала , О, Т выполнено, то вычислени  останавливаютс , в противном случае. осуществл етс  следующий { -i +1)-й цикл работы устройства - ана.погично описанному выше, начина  с пункта 1. Если условие (8) не выполнено , то по сигналам управлени  из блока 2 в следующем цикле работы устройства на входы блока 12 поступает с первых выходов блока 7 рекур рентных вычислений инвертированное значение вектора X|(k дискрет с помощью первого блока 8 элементов И осуществл етс  изменение знака слаг -k мых в сумме -С-1)х(. жени  (8): по сигналам управлени  из блока 2 вычислени  повтор ютс  аналогично описанному выше, начина  с пункта 2, но с вторых выходов блока 7 рекуррентных вычислений через первый блок 8 элементов И на его седьмой вход поступает вектор (k+l) вместо вектора (I)В дальнейшем работа аналогична: в зависимости от результатов провер ки услови  (8), осуществл етс  либо переход к следующему подынтервал интегрировани , либо вычисление сле дующего на текущем подынтервале век тора дискрет неизвестных. Использование новых элементов .-, блока рекуррентных вычислений, груп пы И блоков умножени , накопительно-сдвигающего блока, блока накапливающих сумматоров и накопительносравнивающего блока, а также наличие новых св зей.мейсду элементами позволит на основе jxecTKoro контрол  - в соответствии с выражением (8) - повысить точность результатов в каждом цикле вычислений, путем увеличени  числа oпpeдeл e ыx дискрет, либо уменьшени  шага интегрировани . Формула -изобретени  1, Устройство дл  решени  систем дифференциальных уравнений, содержащее- блок управлени , блок умножени , блок пам ти, блок сумматоров и две группы элементов И, о т л.и ч а ющ е е с   тем, что, с целью повышени  точности, оно дополнительно содержит блок рекуррентных вычислеНИИ , группу и блоков умножителей, блок сдвига, три блока накапли- вающих сумматоров и блок сравнени , причем выходы И1 блоков умножителей группы соединены со входами блока сумматоров, выходы которого, подключены к первой группе входов блока пам ти и к первой группе входов блока умножени , втора  группа входов блока умножени  подключена к первой группе выходов блока пам ти и группе входов перво.го блока накапливающих сумматоров соответственно, выходы г умножителей группы подключены ко второй группе,выходов блока пам ти, выходы первого блока накапливающих сум.маторов подключены к первому входу блока рекуррентных вычислений , первый, второй, третий, четвертый и п тый выходы блока пам ти подключены соответственно к второму. Третьему, четвертому, п тому и.шестому входам блока рекуррент 1ых вычислений , первый и второй входы которого подключены к входам элементов И первой группы, выходы которых подк .тж1Чены к первому входу третьего блока накапливающих сумматоров и к седьмому входу блока рекуррентных вычислений , второй выход которого подключен к второй группе входов блока пам ти и.к первому входу второго блока накапливающих сумматоров, первый выход которого подключен к первому входу блока сдвига, второй и третий входы которого подключены к шестому выходу блока пам ти, второй выход второго блока накапливающих сумматоров и выход блока сдвига подключены к входам элементов И второй группы, первые выходы которых подключены к первой группе входов третьего блока накапливающих сумматоров, выход которого соединен с первым входом блока сравнени , выход которого подключен ко входу,. (, х (- (1) where X (t) jx. (t) J is the vector of unknown 5 ,, ,, о, B boq-i matrices of constant coefficients, (i) fj, (tU-vector right parts (t) (t is a non-linear vector-function, t-time, x (o) is the value of the Spri i-and, where W allows decomposition in the Taylor series in a neighborhood of some point X, i.e.) -s (yg + 4 (Xg) xU) „r. (T) -x-. (P). Shad-Chr. V Vr ((. (2). Here bpfxC-t) is the residual term of the row. HLis / oL) ) L To solve with the help of the proposed device, the system of differential equations (1) should be presented on the basis of the rules and Taylor transformation formulas (T-transformations) defining the relations waiting for the original xshi it; T and 9th xeni X () in accordance with the ratios 4 L - W &) ".. where is the symbol of the transition from X () to X and, conversely, xSh, W is a constant coefficient having the dimension i, 1 is an argument that takes integer values O, 1 ..., oo, in the form of corresponding values of the system of differential equations of T-images. For the general case, the radius of convergence of the row (3) can be less than the interval O, T of integration system (1), the last before moving to its T-image of m, must be pre-submitted, by subdividing the T, T into N p There are no subintervals of H T / N, in which series (3) is known to converge, in the form of a system of local equations; + Ax (yy)) - (C), x. (Obx. (IH where g (-c) (1H + g), 4 (t;) -. (X.,: U,) x. (- D) -xJ Γ (x -, V .fciHl il .-) j- "h -... P r., OitiH, i O, A, .., N-1 System (4) is obtained from the original differential system equations (1) as a result of the successive transfer of the origin of coordinates from point O to point, with T having the local time of the time varying from to TbH, and the relationship between the 1 (1 + 1) th local systems of equations of, the continuity condition x (i) - (according to (3), the system of T-equations representing - without taking into account the remainder of the series (2), the system of local differential equations (4)) takes id; ,, ,, .., (5) X (VM.Ha, x .. (i;) .... (V) ... X. {o) - NCiH), cv 1,2 ,. .., m ,; where YV- (- 1 H of discrete 5-6 function, representing with |, component of vector -i x (r :), discrete of function, representing to component) of vector (e) -rof “JK the discrete function representing the q / th component (t) of the vector f (b is the number of the last of the considered members of the row (2), and;. U (.O x (i (.ai), V, H -: x, uvx . (4 | ;;:. E - v - girt4 - -V l - Thy image; degree of original x -q. (tri - xgf Z -q,. The proposed device works as follows. According to (5), for kg of the 1st subinterval, the device integration interval O, T calculates a set of discrete vectors - "(| based on: : S. (X) -x) (1c) -... -V m -V11-.m) (o) x (, 1, ..., m, / i.e., determines the twofold discretion l (o) , X (), ..., X - (5J, where sHM is the maximum number taken into account in the integration subinterval. The number of discrete values actually taken into account in the subinterval and the step size H of the integration are controlled in the Device GGSNREEEBROT SHen Urpredel KM The npeoegiaidia Hrilfi (3):. | Vl). (MX .. (o) E; where is the given value, characterizing the required accuracy of the calculations. If the number of matching digits (bits) in the right and left parts of the expression (8) is not enough, the calculations are repeated to determine a larger number of discrete X (1 (libre with a reduced step H). If condition (8) is satisfied with satisfactory accuracy, then the device calculates the vector of the first discrete (1 + 1) th subinterval integration in accordance with the expression-.-hh .- ,,,. : - ...... .., .... ... ..., .H ° (, derived from the properties of relations (3), (4), (5), after which the vectors are determined discrete (+ -1) i4i (2), ..., X (S) The calculations are repeated in the same way until the end of the system integration interval O, T is reached (1). The device starts with the input of control signals from the block; - the first input of block 3 of memory and storage unit of block 9. When these signals are received, 6 read from block 3 of memory and write 9 ycjiOBi ft. temporarily from block 3 of memory to sixth in: x: one of block 7 of recurrent computations of n HoSo vector is missing). 1. According to the signals from control unit 2, installation is made in blocks accumulating adders. The receipts at the first input of the .3 memory block correspond to the corresponding xyngsho of the block; the control reads from block 3 to the first inputs of the first block 1 multiplying (1-1, 2-1, ..., I1-1) of group VI of blocks 1 TyyoT "heryy - 1yoTo" and the coefficients i (Want), and on the second inputs of the block - read the unit code. When a block arrives from block 2, the unit code is read to the first input of the block 3 1ЖШ ЖШ п8ш1ёДйгд on the second entry 5 with a simple 11. ШШгаа5ШгШШ: ШвийШййГ1 of block 2 to the input of block 6 of guide adders, the zero code initially set in it is summed with the vector y: CXg-i) received from the outputs of multiplication block 5. 2. From the memory block 3, the .Haif first inputs of the first multiplication unit 1 (1-1, .2-1, ..., "-) value of the vector Z (1 {) for the current value of k are read. For the second inputs, the unit code . The value of the vector (Xg-) is read into the second inputs of the multiplication unit 5 from the memory unit 3. According to the control signals from block 2 in block b of accumulating adders, the value of the vector v (Xg.-) and the vector (xg -., -), Zi M coming from the outputs of block 5 multiplication is carried out, i.e. first two terms). 3. From the data block for the first inputs of the multiplication block group h, the values of the vectors are read (f.}, For the second inputs are the values of the vectors Z-CI -Of-k s p and for the first block O, for the second (.- 1 and t Thus, at the outputs of block 4 adders, the value of the vector Zj t is formed in accordance with the expressions (6). According to the control signals from block 2, the obtained current value (k) is written into block 3. On the second. ryovhd1Y block 5 multiply reads the ratio of the estimated value of vfCi HP and the resulting value of the next term (x.jZCK) / P -c output block and the 5 multiplication is fed to the inputs of the block b accumulating adders, where it is summed with the previous values (1). The described operations are repeated starting at Gt-3, m times, i.e., the current value of Y is calculated., - (( ) According to control signals from, 2 is an inverted vector. (O) discrete output from block 10 through block 11 elements And goes to a group of inputs of the third 5 block 12 accumulating adders, According to control signals from block. 2 at the input of block 12, the zero code and the value of the vector t 1 (o) discrete entered initially into it are summed up. From block 3 of memory, the second third, fourth and fifth inputs of block 7 of recurrent subtractions are considered, respectively, the values of H / (), F, -Ck), tB), CA), i.e. The current value of vector A is. (kH) discretes that are from the second output of block 7 recurrent; the calculations are fed to the second group of inputs of memory block 3, the first input of the second block of accumulating adders 9 and the group of inputs of the first block of 8 AND elements. The vector Xdt + l is written to the memory block 3 and summed up, in accordance with (9 ), with the sum of the preceding vectors accumulated in the block 9, the decree. At the same time, the vector X-Ck + l) through the first block of 8 elements And arrives at the first group of inputs of block 12, where the current value of the left side of condition (8) is calculated and condition (8) is satisfied. If condition (8) is satisfied, The corresponding code coming from the outputs of block 13 to the control input block 2 causes the last control signal to be transmitted to the second control key block 10, with the result that the vector vector obtained in accordance with expression (9) comes from the second output block 9 accumulating adders to the eighth input block 7 p Therefore, in the next cycle of operation of the device, the vector X.,. (o) .C-Rl arrives at the eighth inputs of the recurrent calculation unit 7. Instead of the vector X (q7), the information is shifted to last (shift of the vector X., - (o)), and in block 10 the vector X- (o) is written. condition iM-T reaching the end of the interval, O, T is fulfilled, then the calculations are stopped, otherwise. the next {-i +1) th device operation cycle is performed - as described above, starting from step 1. If condition (8) is not fulfilled, then by the control signals from block 2 in the next cycle of the device operation at the inputs of block 12 from the first outputs of block 7 of recursive calculations, the inverted value of the vector X | (k discrete with the first block of 8 elements) And the sign of the sum of the k-s am-total in the sum -C-1) x (. rejection (8): control signals from block 2, the calculations are repeated as described above, beginning with point 2, but from the second of the outputs of block 7 of recurrent calculations through the first block of 8 elements. And the vector (k + l) instead of the vector (I) comes to its seventh input. I continue to work similarly: depending on the results of checking the conditions (8), the transition to the next the subinterval of integration, or the computation of the next vector in the current subinterval of the discrete unknowns vector. The use of new elements .-, recurrent computation block, group AND multiplication blocks, cumulative-shifting block, accumulating adders block and cumulative estimating translates unit and the availability of new binding elements allow zey.meysdu based jxecTKoro controlling - in accordance with the expression (8) - to improve the accuracy of the results in each computing cycle by increasing the number of discrete oppedel e yx or reducing integration step. Formula of the invention 1, A device for solving systems of differential equations, comprising: a control unit, a multiplication unit, a memory unit, a unit of adders and two groups of elements AND, that is, and with the aim of increasing accuracy, it additionally contains a block of recurrent calculations, a group and multipliers, a shift block, three blocks of accumulating adders and a comparison block, with the outputs I1 of the multipliers block of the group connected to the inputs of the block of adders, the outputs of which are connected to the first group of inputs of the memory block and to p The first group of inputs of the multiplier unit, the second group of inputs of the multiplier unit are connected to the first group of outputs of the memory unit and the group of inputs of the first block of accumulating adders, respectively, the outputs of the group multipliers are connected to the second group, the outputs of the memory unit, the outputs of the first block of accumulating sum. The mators are connected to the first input of the recurrent computation block; the first, second, third, fourth, and fifth outputs of the memory block are connected to the second one, respectively. The third, fourth, fifth, and sixth inputs of the recurrence block of the first calculations, the first and second inputs of which are connected to the inputs of the AND elements of the first group, the outputs of which are supported. The second input to the third input of the third block of accumulating adders and the seventh input of the recurrent calculation block which is connected to the second group of inputs of the memory block and to the first input of the second block of accumulating adders, the first output of which is connected to the first input of the shift block, the second and third inputs of which are connected to the sixth output the memory block, the second output of the second block accumulating adders and the output of the shift block are connected to the inputs of elements AND of the second group, the first outputs of which are connected to the first group of inputs of the third block of accumulating adders, the output of which is connected to the first input of the comparison block whose output is connected to the input

Claims (2)

Формула -изобретенияClaim 1. Устройство для решения систем дифференциальных уравнений, содержащее- блок управления, блок умножения, блок памяти, блок сумматоров, и две группы элементов И, отличающееся тем, что, с целью повышения точности, оно дополнительно содержит блок рекуррентных вычислений, группу и блоков умножителей, блок сдвига, три блока накапли- '. вающих сумматоров и блок сравнения, причем выходы m блоков умножителей группы соединены со входами блока сумматоров, выходы которого, подключены к первой группе входов блока памяти и к первой группе входов блока, умножения, вторая группа входов блока умножения подключена к первой группе выходов блока памяти и группе входов первого блока накапливающих сумматоров соответственно, выходы m умножителей группы подключены ко второй группе.выходов блока памяти, выходы первого блока накапливающих сумматоров подключены к первому входу блока рекуррентных вычислений, первый, второй, третий, четвертый и пятый выходы блока памяти подключены соответственно к второму, третьему, четвертому, пятому и.шестому входам блока рекуррентных вычислений, первый и второй входы которого подключены к входам элементов И первой группы, выходы которых подключены к первому входу третьего блока накапливающих сумматоров и к седьмому входу блока рекуррентных вычислений, второй выход которого под.ключей к второй группе входов блока памяти и.к первому входу второго блока' накапливающих сумматоров, первый выход которого подключен к первому входу блока сдвига, второй и третий входы которого подключены к шестому выходу блока памяти, второй выход второго блока накапливающих сумматоров и выход блока сдвига подключены к 'входам элементов И второй группы, первые выходы которых подключены к первой группе входов третьего блока накапливающих сумматоров, выход которого соединен с первым входом блока сравнения, выход которого подключен ко входу блока управления, выхода элементов И второй группы'подключены 'к второй группе входов третьего блока накапливающих сумматоров и к восьмому входу блока рекуррентных.вычислений, выходы блока управления подключены соответственно к первому входу блока памяти, входу первого блока накапливающих сумматоров, второму входу второго блока накапливающих сумматоров, четвертому входу блока сдвига, входам элементов И первый и второй групп, входу третьей группы накапливающих сумматорбв и ко второму входу блока сравнения.1. A device for solving systems of differential equations, comprising: a control unit, a multiplication unit, a memory unit, an adder unit, and two groups of AND elements, characterized in that, in order to improve accuracy, it further comprises a recursive calculation unit, a group and units of multipliers , shear block, three accumulate blocks -. adders and a comparison unit, the outputs of the m blocks of the group multipliers connected to the inputs of the adder block, the outputs of which are connected to the first group of inputs of the memory block and to the first group of inputs of the block, multiplication, the second group of inputs of the multiplication block is connected to the first group of outputs of the memory block and group of inputs of the first block of accumulating adders, respectively, the outputs of m multipliers of the group are connected to the second group. of the outputs of the memory block, the outputs of the first block of accumulating adders are connected to the first input of the block of the river rent computing, the first, second, third, fourth and fifth outputs of the memory block are connected respectively to the second, third, fourth, fifth and sixth inputs of the recursive computing block, the first and second inputs of which are connected to the inputs of the elements of the first group, the outputs of which are connected to the first input of the third block of accumulative adders and to the seventh input of the block of recurrent calculations, the second output of which is connected to the second group of inputs of the memory block and the first input of the second block of accumulative adders, the first the output of which is connected to the first input of the shift block, the second and third inputs of which are connected to the sixth output of the memory block, the second output of the second block of accumulating adders and the output of the shift block are connected to the 'inputs of the elements AND of the second group, the first outputs of which are connected to the first group of inputs of the third block accumulating adders, the output of which is connected to the first input of the comparison unit, the output of which is connected to the input of the control unit, the output of elements of the second group are “connected” to the second group of inputs of the third block flowing adders and to the eighth input of the recursive block of calculations. The outputs of the control unit are connected respectively to the first input of the memory block, the input of the first block of accumulating adders, the second input of the second block of accumulating adders, the fourth input of the shift unit, the inputs of the elements And the first and second groups, the input of the third groups accumulating summatorb and to the second input of the comparison unit. Л 2. Устройство по.п. .1, о т.л. ич а ю щ е е с я тем, что' блок ' ;рекуррентных вычислений содержит : группу элементов ИЛИ, две группы умножителей, группу сумматоров, элементы НЕ, причем выходы элементов ИЛИ группы подключены к первым входам умножителей первой группы, вторые вхбд 1л Которых подключены к пятому входу .блока рекуррентных . L 2. The device p.p. .1, t. This is because the 'block'; of recurrence calculations contains : a group of OR elements, two groups of multipliers, a group of adders, NOT elements, and the outputs of the elements OR groups are connected to the first inputs of the multipliers of the first group, the second input 1 l of which connected to the fifth input. block recurrent. вычислений, выходы умножителей второй группы подключены к первым входам сумматоров группы/ вторые.и третьи входы которых подключены соответственно к выходам умножите5 лей первой группы и третьему входу блока, выходы умножителей третьей группы подключены к второму выходу блока непосредственно и через элементы НЕ к первому выходу блока, шестой, седьмой и восьмой входы которого соединены с первыми, вторыми, третьими входам элементов ИЛИ группы, первые и вторые входы умножителей третьей группы подключены соответственно к выходам сумматоров 15 группы и второму входу блока, первый и четвертый входы которого соединены с первыми и вторыми входами умножителей второй группы.calculations, the outputs of the multipliers of the second group are connected to the first inputs of the adders of the group / second. and the third inputs of which are connected respectively to the outputs of the multipliers of 5 lei of the first group and the third input of the block, the outputs of the multipliers of the third group are connected directly to the second output of the block and through the elements NOT to the first output of the block , the sixth, seventh and eighth inputs of which are connected to the first, second, third inputs of the elements of the OR group, the first and second inputs of the multipliers of the third group are connected respectively to the outputs of the adder Group 15 and the second input unit, first and fourth inputs of which are connected to first and second inputs of the multipliers of the second group. -Источники информации,-Sources of information, 20 принятые во внимание при экспертизе20 taken into account during the examination 1. Авторское свидетельство СССР № 383085, кл. G 06 G 7/34, 1973.1. USSR copyright certificate No. 383085, cl. G 06 G 7/34, 1973. 2. Авторское свидетельство СССР . » 481041, кл. G 06 G 7/34, 1975 25 (прототип).2. Copyright certificate of the USSR. "481041, cl. G 06 G 7/34, 1975 25 (prototype). ЦНИИПИ Заказ 9290/47 Тираж 751 Подписное —------------ _________ _____, .....·TSNIIIPI Order 9290/47 Circulation 751 Subscribed —------------ _________ _____, ..... · Филиал ЙПЙ '’Патент'', г. Ужгород, ул. Проектная,4Branch of IPY '’Patent', Uzhhorod, st. Project, 4
SU772539746A 1977-10-24 1977-10-24 Arrangement for solving differential simultaneous equations SU714406A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772539746A SU714406A1 (en) 1977-10-24 1977-10-24 Arrangement for solving differential simultaneous equations

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772539746A SU714406A1 (en) 1977-10-24 1977-10-24 Arrangement for solving differential simultaneous equations

Publications (1)

Publication Number Publication Date
SU714406A1 true SU714406A1 (en) 1980-02-05

Family

ID=20731380

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772539746A SU714406A1 (en) 1977-10-24 1977-10-24 Arrangement for solving differential simultaneous equations

Country Status (1)

Country Link
SU (1) SU714406A1 (en)

Similar Documents

Publication Publication Date Title
US3789203A (en) Function generation by approximation employing interative interpolation
US2950469A (en) Analogue to digital conversion apparatus
US3311910A (en) Electronic quantizer
SU714406A1 (en) Arrangement for solving differential simultaneous equations
US3050251A (en) Incremental computing apparatus
US4231101A (en) Digital filter arrangement for non-uniformly quantized PCM
JPS5961220A (en) Digital dpcm coder
RU2717915C1 (en) Computing device
RU2318238C1 (en) Neuron network for transformation of residual code to binary positional code
US3504360A (en) Logic circuit producing an analog signal corresponding to an additive combination of digital signals
US4760549A (en) In line testing device for a circuit calculating the discrete Fourier transform and a circuit comprising such a device
JPS6053907B2 (en) Binomial vector multiplication circuit
JP2732673B2 (en) Discrete cosine transformer
SU1076903A1 (en) Digital coordinate transformer
US4334277A (en) High-accuracy multipliers using analog and digital components
Wright The number of connected sparsely edged graphs. IV large nonseparable graphs
US3039688A (en) Digital incremental computer
SU1086428A1 (en) Digital scaler
US3390258A (en) Simplified analog computer and simulator having synchronously switched input and output to effect time-sharing
SU1104527A1 (en) Device for executing orthogonal walsh transform
SU798902A1 (en) Integro-differential computer
SU767782A1 (en) Functional piecewise-non-linear approximation converter
SU845160A1 (en) Computer of sum of coordinate with values proportional to its derivatives
SU957218A1 (en) Function converter
SU1226449A1 (en) Function generator