Изобретение относитс к области Bb-j числительной техники и может быть использовано в устройствах ввода информаЧ ции в электронно - в ычислительные машины (ЭВМ) при помощи клавиатуры. Известно устройство дл ввода инфо ьмации .в ЭВМ, содержащее .клавиатуру, последовательно соединенную с шифраторо логические элементы И, ИЛИ, регистр обмена информацией с ЭВМ, однови затор которое предотвращает последстви Дре безга контактов клавиш и (или) обнару живает ошибки входного сигнала, ленные, например, одновременнь1М срабатыванием нескольких клавиш 13 . Недостатком устройства вл етс то, что информаци , искаженна в процессе ввода и записанна в регистр обмена, может быть восприн та ЭВМ. Исправление же ошибок возлагаетс на рператоpa , что требует существенных затрат времени. Наиболее близким по технической сущности к предложенному изобретению вл етс устройство дл исправлени ошибок входного сигнала, содержащее клавиатуру , блок зашиты 1шавиатуры от дребеэга , блок Шифрации и обнаружени ошибок, реверсивный сдвиговый регистр, блок управлени сдвигом влево, блок управлени сдвигом вправо, блок запуска блока управлени сдвгаюм вправо и сигнализатор, которое при обнаружении ошибки во входной информации стирает информашад, накопленную в сдвиговом регистре, путем подачи команды сдвига вправо 2 . Недостатком устройства вл етс сложность обусловленна необходимостью использовани реверсивного сдвигового регистра, а таКже потер информации, накопленной в регистре до возникновени ошибки во входном сигнале. Целью иаэбретени - упрощение устройства и предотвращение потери информации, накопленной в регистре до возникновени ошибки. Поставленна цель достигаетс вв« дением в устройство элемента задсрж37 ки, элемента ИЛИ, блока совпадени , информационные входы которого подклю чены к информационным выходам блока шифрации и обнаружени ошибок, управц юший вход к выходу элемента задержкИ| вход элемента задержки соедине с первым входом элемента ИЛИ и с первым управл ющим выходом блока шифра- дни и обнаружени ошибок, второй управл ющий выход которого подключен к первому входу сигнализатора, второй вход которого соединен с управл ющей шиной и вторым входом элемента ИЛИ, выход которого св зан со входом блока управлени сдвигом влево, выход элемента задержки подключен к третьему входу сигнализатора, выходы блока совпадени соединены с информационными входами младшего разр да сдвигового регистра, второй вход которого подключен к шине Нулевого потенциала. На чертеже представлена блок-схема описываемого устройства дл ввода информации . Устройство содержит клавиатуру 1, блок защиты клавиатуры от дребезга 2, блок шифрации и обнаружени ошибок 3, блок совпадени 4, сдвиговый регистр 5 элемент задержки 6, элемент ИЛИ 7, блок управлени сдвигом влево 8, сигнализатор 9, управл ющую шину 1О, шин нулевого потенциала 11. Устройство работает следующим образом .- Сдвиговый регистр 5 находитс в исходном (нулевом) состо нии. Информаци от клаВ1сатуры 1, проход через блок зашиты клавиатуры от дребезга 2, поступатет в блок шифрации н обнаружени ошибок 3, который осуществл ет кодирование символа входной информадии m - разр дным двоичным кодом и пе- , редает этот код на информационные вход блока совпадени 4. Кроме того, блок 3 определ ет достоверность кодированной информации. Например, соответствует ли она только одной или нескольким одновременно нажатым клавишам клавиатуры 1, а такэке не вл етс ли выработа на кодова юомбинаци запрещенной. Ес ли ошибка не обнаружена, блок 3 форми рует ttKirtynbc на первом управл ющем выходе X.J . Этот импульс, проход через элемент ИЛИ 7, запускает блок управлени сдвигом влево 8, который формирует m тактовых импульсов, подаваемых на цепи сдвига регистра 5. Поскольку второй (последовательный) вход сдвигового регистра 5 подключен 4 к шине нулевого потенциала 1.1, при сдвиге очищаютс tr его младших раэр дов , соответствующих позиции младшего (последнего) символа в сообщении. По окончании сдвига, импульс по вл етс на выходе элемента задержки 6 и опрашивает блок совпадени 4, осуществл при этом запись кода символа в 5. При обнаружении ошибки во входном сообщении блок 3 формирует импульс на втором управл ющем выходе этом случае сигнал на первом управл ющем выходе Х(, не по вл етс . Сдвига и записи информации в регистр 5 не происходит . Срабатывает сигнализатор 9, указыва оператору на то, что произошло искажение входной информации и что вводимый в текущий момент символ должен быть введен повторно. В случае успешногх осуществлени этой операции, сигнал, по вл ющийс на выходе элемента задержки 6, производил- сброс COCTOS ПИЯ сигнализатора 9. Считывание накопленного в регистре 5 сообщени может быть осуществлено в последовательном коде подачей по угфавл юшей шине 10 серии из импульсов ( 7п где Н - число симвотшв, накапливаемых в регистре 5). При этом сдвиговый регистр 5 очищаетс , а сигнализатор 9 швдицкрует исходное (нулевое) состо ние регистра к сведению оператора. Сброс этого состо ни происходит так же, как сброс состо ни , сигнализировавшего об искажении входной информации. Информащ{ может быть считана из регистра 5 и в параллельном коде. Если при этом сообщени имеют стандартную длину ( М символов), предварительна устаповка регистра 5 в исходное (нулевое) состо$шие не требуетс . Таким об эазом, устройство позвол ет исправл ть ошибки входного сигнала посимвольно , не прибега в случае искажени информации к сбросу из регистра правильно введенной части сообщени . При этом оператору в случае возникновени сбо в момент ввода очередного символа необходимо лишь повторно воздействовать на клавшиу, задающую указанный символ. Экономи времени при вводе многосимвольных сообщений становитс значительной. Основным преимуществом описанного jCTpoficTBa вл етс его простота и предотвращение потери ии({юрмации, накопленной в регистре до возникновени ошибки. рмупа изобретени Устройство дл ввода информации, со держащее клавиатуру, соединенную с блоком защиты клавиатуры от дребезга выходы которого подключены ко в}содам блока шифракйн и обнаружени ошибок, блок управлени сдвигом влево, выход которого св зан с первым вцоаом сдвигового регистра, и сигнализатор, от личаюшеес тем, что, с Шлы упрощени устройства и предотвращени потери информации, накопленной в регист до возникновени ошибки, в него введе ны элемент задержки, элемент ИЛИ, , блок совпадени , информационные ВХОДЫ которого подключены к информационным выходам блока шифрации и обнаружени ошибок, управл ющий вход - к вь1ходу элемента задержки, вход элемента за держки соединен с первым входом элемента ИЛИ и с первым управл ющим выходом блока шифрации и обнаружени ощибок, второй управл ющий выход которого подключен к первому входу сигнализатора , второй вход которого соединен с управл ющей НИНОЙ и вторым входом элемента ИЛИ, выход которого св зан со входом блока управлени сдвигом влево, выход элемента задержки подключен к третьему входу сигналйзатсфа, выходы блока совпадени соединены с информационными входами младщего разр да сдвигового регистра, второй вход которого Подключен к щине нулевого потенциала. Источники информации, 1,Авторское свидетельство СССР № 415656, кл. Q Об F 3/02, 1971. 2.Патент Японии № 47-232О5, Л кл. 97(7) ВГ, 28.06.72 (прототип).The invention relates to the field of Bb-j numeral technology and can be used in devices for inputting information into electronic computing machines (computers) using a keyboard. A device for entering information is entered into a computer, containing a keyboard connected in series with the cryptographic elements AND, OR, a register of information exchange with a computer, which simultaneously prevents the consequences of key contacts and / or detects input signal errors, , for example, simultaneous operation of several keys 13. The disadvantage of the device is that the information, distorted during the input process and recorded in the exchange register, can be perceived by the computer. The correction of errors is entrusted to the operator, which requires a significant investment of time. The closest in technical essence to the proposed invention is a device for correcting input signal errors, comprising a keyboard, a drebereg unit, a Ciphering and Error Detection unit, a reversing shift register, a left-shift control unit, a right-shift control unit, the control unit starting block shift to the right and the detector, which, when an error is detected in the input information, erases the information accumulated in the shift register by issuing the shift right command 2. The disadvantage of the device is the difficulty due to the need to use a reverse shift register, as well as the loss of information accumulated in the register before an error occurs in the input signal. The purpose of e-derivation is to simplify the device and prevent the loss of information accumulated in the register before an error occurs. The goal is achieved by introducing into the device an element of the backend, an element OR, a coincidence unit, the information inputs of which are connected to the information outputs of the encryption and error detection unit, the control input to the output of the delay element | the input of the delay element is connected to the first input of the OR element and with the first control output of the cipher block and error detection, the second control output of which is connected to the first input of the signaling device, the second input of which is connected to the control bus and the second input of the OR element whose output connected to the input of the left-shift control unit, the output of the delay element is connected to the third input of the detector, the outputs of the coincidence block are connected to the information inputs of the lower bit of the shift register, the second input of which is for prison bus zero potential. The drawing shows a block diagram of the described device for entering information. The device contains a keyboard 1, a chatter block protection unit 2, an encryption and error detection unit 3, a matching unit 4, a shift register 5 a delay element 6, an OR element 7, a left shift control unit 8, an alarm 9, a control bus 1O, a zero bus 11. The device operates as follows. The shift register 5 is in the initial (zero) state. Information from keyboard 1, passage through the block of protection of the keyboard from bounce 2, enters the ciphering block n error detection 3, which encodes the input information symbol m with a binary code and transmits this code to the information input of the coincidence block 4. In addition, block 3 determines the reliability of the encoded information. For example, does it correspond only to one or several keys of the keyboard 1 simultaneously pressed, and does it not work out whether code generation is prohibited? If no error is detected, block 3 generates ttKirtynbc at the first control output X.J. This pulse, passing through the element OR 7, triggers the left shift control unit 8, which generates m clock pulses applied to the shift circuit of the register 5. Since the second (serial) input of the shift register 5 is connected 4 to the zero potential bus 1.1, the shift is cleared during the shift tr his younger rads, corresponding to the position of the younger (last) character in the message. At the end of the shift, a pulse appears at the output of delay element 6 and polls the matching block 4, while recording the symbol code at 5. If an error is detected in the input message, block 3 generates a pulse at the second control output, in this case the signal at the first control signal output X (, does not appear. Shifting and recording of information in register 5 does not occur. The alarm 9 is triggered, indicating to the operator that the input information has been distorted and that the character currently being entered must be re-entered. In case of In order to perform this operation, the signal appearing at the output of delay element 6 produced a reset of the COCTOS PIA detector 9. Reading the message accumulated in register 5 can be performed in a sequential code by applying a series of pulses (7n where H is the the number of characters accumulated in register 5). In this case, the shift register 5 is cleared, and the annunciator 9 indicates the initial (zero) state of the register for the operator's information. The reset of this state is the same as the reset of the state that signaled the distortion of the input information. Information {can be read from register 5 and in a parallel code. If the messages are standard length (M characters), then presetting register 5 to the original (zero) state is not required. Thus, the device allows to correct the errors of the input signal character by character, without resorting to distorted information, to reset the register of the correctly entered part of the message. In this case, the operator, in the event of a failure at the moment of inputting the next character, needs only to re-act on the keyboard that specifies the specified character. Saving time when entering multi-character messages becomes significant. The main advantage of the jCTpoficTBa described is its simplicity and the prevention of loss of ai ({jurmament accumulated in the register before the occurrence of an error.) The device for entering information, containing a keyboard, connected to the chattering block of the keyboard, whose outputs are connected to the sodam of the sham code and error detection, a left shift control unit, the output of which is associated with the first one of the shift register, and a signaling device, which, with Shly, simplify the device and prevent information loss and accumulated in the register before an error occurs, a delay element, an OR element,, a coincidence unit, whose INPUTS are connected to the information outputs of the encryption and error detection unit, a control input - to the input of the delay element, the input element of the delay element are entered into it. with the first input of the OR element and with the first control output of the encryption and detection unit of the error, the second control output of which is connected to the first input of the detector, the second input of which is connected to the control NINA and the second input of the coagulant OR, the output of which is coupled to the input of the shift control unit to the left, the delay element output is connected to the third input signalyzatsfa, block matcher outputs coupled to data inputs mladschego discharge shift register, the second input of which is connected to zero potential schine. Sources of information, 1, USSR Copyright Certificate No. 415656, cl. Q About F 3/02, 1971. 2. Japanese Patent No. 47-232О5, Л К. 97 (7) VG, 06.28.72 (prototype).